專(zhuān)利名稱(chēng)：一種能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種計(jì)算機(jī)系統(tǒng)中的裝置，尤指一種讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置。


圖1所示為包括一微處理器10、一北橋芯片11、一南橋芯片12、多個(gè)存儲(chǔ)器及一基本輸入輸出系統(tǒng)芯片的已知結(jié)構(gòu)示意圖，從中可以很清楚地看出，基本輸入輸出系統(tǒng)芯片13被連接至該南橋芯片12，因此微處理器10必須通過(guò)北橋芯片11與南橋芯片12，方能擷取到基本輸入輸出系統(tǒng)芯片13中所存放的開(kāi)機(jī)程序代碼。除了基本輸入輸出系統(tǒng)芯片13的存儲(chǔ)器外，計(jì)算機(jī)系統(tǒng)還包括多個(gè)電連接于北橋芯片11的其它存儲(chǔ)器14。這些存儲(chǔ)器14一般為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic random accessmemory；以下簡(jiǎn)稱(chēng)DRAM)模塊。然而，一種SyncFlah閃存可與DRAM使用相同的總線，并以同一個(gè)DRAM存儲(chǔ)控制器來(lái)執(zhí)行。因此，現(xiàn)在也可使用一SyncFlah閃存來(lái)作為該多個(gè)存儲(chǔ)器14之一。在此情形下，使用一SyncFlash雙面針腳定義存儲(chǔ)器模塊(SyncFlash Dual In-line MemoryModule，簡(jiǎn)稱(chēng)SyncFlash DIMM)作為儲(chǔ)存開(kāi)機(jī)程序代碼的基本輸入輸出系統(tǒng)芯片13，并插置到存儲(chǔ)器14所用的插槽上是可行的。借由此方式，微處理器10可以很快地通過(guò)北橋芯片11擷取到開(kāi)機(jī)程序代碼。
但是，由于上述SyncFlash雙面針腳定義存儲(chǔ)器模塊與一般DRAM的雙面針腳定義存儲(chǔ)器模塊具有相同規(guī)格且同樣插置于與北橋芯片11相連接的存儲(chǔ)器插槽上，因此北橋芯片11所看到的SyncFlash存儲(chǔ)器模塊與DRAM存儲(chǔ)器模塊，兩者皆為相同的雙面針腳定義存儲(chǔ)器模塊，因而無(wú)法在執(zhí)行開(kāi)機(jī)動(dòng)作時(shí)直接辨識(shí)出何者為載有開(kāi)機(jī)程序代碼的SyncFlash存儲(chǔ)器模塊，需提出一種可快速辨識(shí)該SyncFlash存儲(chǔ)器模塊的實(shí)用的解決方法。
為解決上述技術(shù)問(wèn)題，本實(shí)用新型提供一種能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，應(yīng)用于一計(jì)算機(jī)系統(tǒng)中，包括一具有電連接至多個(gè)存儲(chǔ)器模塊的多個(gè)信號(hào)接腳的核心邏輯裝置、一儲(chǔ)存有該計(jì)算機(jī)系統(tǒng)開(kāi)機(jī)程序代碼的特定存儲(chǔ)器模塊及一與該核心邏輯裝置電連接的微處理器，其特征在于該特定存儲(chǔ)器模塊包含一計(jì)算機(jī)系統(tǒng)識(shí)別該特定存儲(chǔ)器模塊的辨識(shí)電路，該辨識(shí)電路與該核心邏輯裝置的多個(gè)信號(hào)接腳中的一特定信號(hào)接腳電性連接，其能輸出一辨識(shí)信號(hào)，用以提供給該計(jì)算機(jī)系統(tǒng)讀取，進(jìn)而使該計(jì)算機(jī)系統(tǒng)能判斷出該開(kāi)機(jī)程序代碼儲(chǔ)存之處。
較佳者，上述裝置中的該多個(gè)信號(hào)接腳均為一點(diǎn)對(duì)點(diǎn)信號(hào)接腳，而該點(diǎn)對(duì)點(diǎn)信號(hào)接腳為一芯片選擇接腳(Chip Select pin)或一時(shí)鐘脈沖致能接腳(Clock Enable pin)。
較佳者，上述裝置中的該核心邏輯裝置為一芯片組的一北橋芯片，該特定存儲(chǔ)器模塊為一非揮發(fā)性存儲(chǔ)器模塊，而其它存儲(chǔ)器模塊則為一隨機(jī)存取存儲(chǔ)器模塊。
較佳者，上述裝置中的該非揮發(fā)性存儲(chǔ)器模塊為一SyncFlash存儲(chǔ)器模塊，而該隨機(jī)存取存儲(chǔ)器模塊為一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器模塊。
較佳者，上述裝置中的該SyncFlash存儲(chǔ)器模塊為一SyncFlash雙面針腳定義存儲(chǔ)器模塊，而該動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器模塊為一動(dòng)態(tài)隨機(jī)存取雙面針腳定義存儲(chǔ)器模塊。
較佳者，上述裝置中的該辨識(shí)電路為一下拉電阻，而輸出一低電位的數(shù)字辨識(shí)信號(hào)，而該核心邏輯裝置除該特定信號(hào)接腳外，電連接至其它存儲(chǔ)器模塊的信號(hào)接腳均電連接至一上拉電阻，而輸出一高電位的數(shù)字辨識(shí)信號(hào)。
較佳者，上述裝置中的該辨識(shí)電路為一上拉電阻，而輸出一高電位的數(shù)字辨識(shí)信號(hào)，而該核心邏輯裝置除該特定信號(hào)接腳外，電連接至其它存儲(chǔ)器模塊的信號(hào)接腳均電連接至一下拉電阻，而輸出一低電位的數(shù)字辨識(shí)信號(hào)。
由上可知，本實(shí)用新型提供一種能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，其主機(jī)可很快地?cái)X取到開(kāi)機(jī)程序代碼并完成開(kāi)機(jī)過(guò)程。
現(xiàn)結(jié)合下列附圖及具體實(shí)施例對(duì)本實(shí)用新型作更深入的說(shuō)明。
圖1為一已知讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置的結(jié)構(gòu)示意圖。
圖2為本實(shí)用新型第一較佳實(shí)施例的功能方框圖。
圖3為本實(shí)用新型第二較佳實(shí)施例的功能方框圖。
圖4a、圖4b為金氧半晶體管(MOS transistor)所構(gòu)成電阻的示意圖。
而因下拉電阻231的電阻值遠(yuǎn)小于上拉電阻213的電阻值，故北橋芯片21在開(kāi)機(jī)程序(或是重置程序)運(yùn)行期間，便可進(jìn)行讀取該等芯片選擇接腳(CS)211、212上電壓電位信號(hào)的動(dòng)作，而以檢測(cè)低電位信號(hào)的方式，北橋芯片21便可判斷出何者為連接至SyncFlash存儲(chǔ)器模塊23的芯片選擇接腳，而進(jìn)一步使微處理器20能通過(guò)北橋芯片21而由SyncFlash存儲(chǔ)器模塊23中擷取到開(kāi)機(jī)程序代碼，進(jìn)而完成后續(xù)的開(kāi)機(jī)程序(或是重置程序)。
圖3所示為本實(shí)用新型第二較佳實(shí)施例的功能方框圖，在本例中，由于北橋芯片31的芯片選擇接腳(CS)311、312分別連接至一下拉電阻313、314至接地點(diǎn)而被拉至低電位。因此，為能使儲(chǔ)存有開(kāi)機(jī)程序代碼的SyncFlash存儲(chǔ)器模塊33可被北橋芯片31從其它DRAM存儲(chǔ)器模塊32中辨識(shí)出來(lái)，可在SyncFlash存儲(chǔ)器模塊33的芯片選擇接腳(CS)上連接一上拉電阻331至一電壓源Vcc，可將上拉電阻331的電阻值設(shè)定為遠(yuǎn)小于下拉電阻313的電阻值，進(jìn)而形成一強(qiáng)上拉而弱下拉的電位狀態(tài)。
而因上拉電阻331的電阻值遠(yuǎn)小于下拉電阻313的電阻值，故北橋芯片31在開(kāi)機(jī)程序(或是重置程序)運(yùn)行期間，便可進(jìn)行讀取該等芯片選擇接腳(CS)311、312上電壓電位信號(hào)的動(dòng)作，而以檢測(cè)高電位信號(hào)的方式，北橋芯片31便可判斷出何者為連接至SyncFlash存儲(chǔ)器模塊33的芯片選擇接腳，而進(jìn)一步使微處理器30能通過(guò)北橋芯片31而由SyncFlash存儲(chǔ)器模塊33中擷取到開(kāi)機(jī)程序代碼，進(jìn)而完成后續(xù)的開(kāi)機(jī)程序(或是重置程序)。
綜上所述，本實(shí)用新型的技術(shù)方案可準(zhǔn)確快速地從插置于存儲(chǔ)器插槽上的眾多存儲(chǔ)器模塊中，辨識(shí)出何者為儲(chǔ)存有開(kāi)機(jī)程序代碼的SyncFlash存儲(chǔ)器模塊，確實(shí)解決本實(shí)用新型的主要技術(shù)問(wèn)題。而除了上述芯片選擇接腳(CS)外，本實(shí)用新型的技術(shù)方案尚可被運(yùn)用于屬于北橋芯片與存儲(chǔ)器模塊間的任何點(diǎn)對(duì)點(diǎn)信號(hào)接腳上，例如時(shí)鐘脈沖致能接腳(ClockEnable pin，簡(jiǎn)稱(chēng)CKE)。
為能高度整合至集成電路制程中，上述的上拉電阻與下拉電阻可用如圖4a、圖4b所示的金氧半晶體管(MOS transistor)所構(gòu)成的電阻來(lái)完成。當(dāng)然，本實(shí)用新型也可被運(yùn)用于任何關(guān)于核心邏輯(core logic)裝置的類(lèi)似硬件環(huán)境中，熟悉此技術(shù)的人根據(jù)本實(shí)用新型而作的等效變換及修飾，均應(yīng)在本專(zhuān)利申請(qǐng)的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，應(yīng)用于一計(jì)算機(jī)系統(tǒng)中，包括一具有電連接至多個(gè)存儲(chǔ)器模塊的多個(gè)信號(hào)接腳的核心邏輯裝置、一儲(chǔ)存有該計(jì)算機(jī)系統(tǒng)開(kāi)機(jī)程序代碼的特定存儲(chǔ)器模塊及一與該核心邏輯裝置電連接的微處理器，其特征在于該特定存儲(chǔ)器模塊包含一計(jì)算機(jī)系統(tǒng)識(shí)別該特定存儲(chǔ)器模塊的辨識(shí)電路，該辨識(shí)電路與該核心邏輯裝置的多個(gè)信號(hào)接腳中的一特定信號(hào)接腳電性連接。
2.如權(quán)利要求1所述的能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，其特征在于所述的該多個(gè)信號(hào)接腳均為一點(diǎn)對(duì)點(diǎn)信號(hào)接腳，而該點(diǎn)對(duì)點(diǎn)信號(hào)接腳為一芯片選擇接腳或一時(shí)鐘脈沖致能接腳。
3.如權(quán)利要求1所述的能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，其特征在于所述的辨識(shí)電路為一下拉電阻。
4.如權(quán)利要求1所述的能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，其特征在于所述的辨識(shí)電路為一上拉電阻。
5.如權(quán)利要求3所述的能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，其特征在于所述核心邏輯裝置除特定信號(hào)接腳外，電連接至其它存儲(chǔ)器模塊的信號(hào)接腳均電連接至一上拉電阻。
6.如權(quán)利要求4所述的能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，其特征在于所述核心邏輯裝置除特定信號(hào)接腳外，電連接至其它存儲(chǔ)器模塊的信號(hào)接腳均電連接至一下拉電阻。
7.如權(quán)利要求1所述的能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，其特征在于所述的核心邏輯裝置為一芯片組的一北橋芯片，該特定存儲(chǔ)器模塊為一非揮發(fā)性存儲(chǔ)器模塊，而其它存儲(chǔ)器模塊則為一隨機(jī)存取存儲(chǔ)器模塊。
8.如權(quán)利要求7所述的能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，其特征在于所述的非揮發(fā)性存儲(chǔ)器模塊為一SyncFlash存儲(chǔ)器模塊，而所述的隨機(jī)存取存儲(chǔ)器模塊為一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器模塊。
9.如權(quán)利要求8所述的能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，其特征在于所述的SyncFlash存儲(chǔ)器模塊為一SyncFlash雙面針腳定義存儲(chǔ)器模塊，而所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器模塊為一動(dòng)態(tài)隨機(jī)存取雙面針腳定義存儲(chǔ)器模塊。
專(zhuān)利摘要本實(shí)用新型提供一種能快速讀取計(jì)算機(jī)開(kāi)機(jī)程序的裝置，應(yīng)用于一計(jì)算機(jī)系統(tǒng)中，包括一核心邏輯裝置、一儲(chǔ)存有該計(jì)算機(jī)系統(tǒng)開(kāi)機(jī)程序代碼的特定存儲(chǔ)器模塊及一微處理器，所有存儲(chǔ)器模塊均通過(guò)各自的信號(hào)接腳與該核心邏輯裝置連接，而該特定存儲(chǔ)器模塊包含一與該核心邏輯裝置的一特定信號(hào)接腳電連接的辨識(shí)電路，能輸出的一區(qū)別于其它存儲(chǔ)器模塊的辨識(shí)信號(hào)供該核心邏輯裝置識(shí)別，因而主機(jī)可從該特定存儲(chǔ)器模塊中讀取開(kāi)機(jī)程序代碼，該核心邏輯裝置可為一北橋芯片，而該特定存儲(chǔ)器模塊可為一SyncFlash快閃存儲(chǔ)器，借由此方式，微處理器可以很快地通過(guò)北橋芯片擷取到開(kāi)機(jī)程序代碼。
文檔編號(hào)G06F12/06GK2541902SQ02206688
公開(kāi)日2003年3月26日 申請(qǐng)日期2002年2月28日 優(yōu)先權(quán)日2002年2月28日
發(fā)明者賴(lài)瑾, 蔡日興, 黃祥毅 申請(qǐng)人:威盛電子股份有限公司