Ldo調(diào)壓器、交流設(shè)備的制造方法
【專利摘要】LDO調(diào)壓器和交流設(shè)備，屬于開關(guān)電源領(lǐng)域。本發(fā)明LDO調(diào)壓器包括PWM控制電路、供電電路、高壓MOS管、齊納二極管、第一電阻、第一晶體管、第一二極管、外接電容;高壓MOS管門極連接第一二極管陰極，第一二極管陽極分別連接供電電路和外接電容；高壓MOS管門極連接齊納二極管陰極，齊納二極管陽極、供電電路、PWM控制電路和外結(jié)電容均接地；高壓MOS管門極經(jīng)第一電阻連接第一晶體管源極，第一晶體管門極接地，第一晶體管漏極連接高壓MOS管漏極；高壓MOS管源極分別連接PWM控制電路和供電電路。本發(fā)明交流設(shè)備，包括上述LDO調(diào)壓器。本發(fā)明結(jié)構(gòu)簡單，克服了以往利用兩個(gè)高壓管分別實(shí)現(xiàn)供電和LED控制的問題，僅利用一個(gè)高壓管實(shí)現(xiàn)供電和PWM控制，提高了調(diào)壓器、交流設(shè)備的工作效率，減少了漏電流的產(chǎn)生。
【專利說明】
LDO調(diào)壓器、交流設(shè)備
技術(shù)領(lǐng)域
[0001] 本發(fā)明屬于開關(guān)電源技術(shù)領(lǐng)域，尤其涉及一種LD0調(diào)壓器、交流設(shè)備。
【背景技術(shù)】
[0002] AC設(shè)備和高電壓LED驅(qū)動(dòng)器優(yōu)先直接由AC電源提供電源。如果利用AC電源為這些 設(shè)備供電，電路的復(fù)雜性會(huì)降低，且采用的外部器件減少。目前，如圖1所示的LD0調(diào)壓器在 AC高電壓輸入設(shè)備，如AC電源、高壓LED驅(qū)動(dòng)器等頗受歡迎。該LD0調(diào)壓器包括高壓M0S管Q0、 JFET晶體管J0,低壓M0S管Q1，運(yùn)算放大器，三個(gè)電阻1?1、1?2、1?，和外部電容(：1。經(jīng)二極管橋 的調(diào)節(jié)電壓被施加在端點(diǎn)DRAIN。運(yùn)算放大器控制低壓M0S管Q1，Q1產(chǎn)生的拉電流(current sink)設(shè)置高壓M0S管Q0的門極電壓，以調(diào)節(jié)輸出電壓VDD。但是，如果與端點(diǎn)DRAIN相關(guān)聯(lián)的 輸入電壓因高壓電容C0存儲(chǔ)能量過小而低于一定電壓，高壓M0S管Q0將關(guān)斷。尤其是，在設(shè) 備工作在PFC模式下時(shí)，會(huì)有一段DRAIN電壓低的時(shí)期。如果電壓DRAIN低于電壓VDD，漏電流 將會(huì)自VDD流通高壓M0S管Q0體二極管。為了使高壓M0S管Q0總是處于開啟狀態(tài)，平均DRAIN 電壓為低的。

【發(fā)明內(nèi)容】

[0003] 為了解決上述技術(shù)問題，本發(fā)明的目的是提供一種既有供電功能又能PWM調(diào)控的 LD0調(diào)壓器、交流設(shè)備。
[0004] 本發(fā)明提供一種LD0調(diào)壓器，包括PWM控制電路、供電電路、高壓M0S管、齊納二極 管、第一電阻、第一晶體管、第一二極管、外接電容;所述高壓M0S管的門極連接所述第一二 極管的陰極，所述第一二極管的陽極分別連接所述供電電路和外接電容;所述高壓M0S管的 門極連接齊納二極管的陰極，齊納二極管的陽極、供電電路、PWM控制電路和外結(jié)電容均接 地;所述高壓M0S管的門極經(jīng)第一電阻連接第一晶體管的源極，所述第一晶體管的門極接 地，所述第一晶體管的漏極連接所述高壓M0S管的漏極;所述高壓M0S管的源極分別連接所 述PWM控制電路和所述供電電路。
[0005] 作為優(yōu)選，所述PWM控制電路包括PWM驅(qū)動(dòng)器、低壓M0S管;所述PWM驅(qū)動(dòng)器連接所述 低壓M0S管的門極，所述低壓M0S管的源極接地，所述低壓M0S管的漏極分別連接高壓M0S管 的源極和供電電路。
[0006] 作為優(yōu)選，所述供電電路包括第二二極管、第二電阻、第三電阻、第二晶體管、運(yùn)算 放大器;所述第二二極管的陽極分別連接所述PWM控制電路和所述高壓M0S管的源極，所述 第二二極管的陰極連接所述第二晶體管的源極;所述運(yùn)算放大器有參考電壓輸入端、與第 二電阻和第三電阻中間連線連接的輸入端、與所述第二晶體管門極連接的輸出端;所述第 二晶體管的漏極經(jīng)所述第三電阻、第二電阻接地。
[0007] 作為優(yōu)選，所述第一晶體管為JFET晶體管。
[0008] 作為優(yōu)選，所述第二晶體管為BJT晶體管或M0S管。
[0009] 本發(fā)明還提供一種包括上述LD0調(diào)壓器的交流設(shè)備。
[0010] 作為優(yōu)選，交流設(shè)備還包括LED陣列、第三而極管、電感、輸入電容;交流設(shè)備的輸 入端分別連接所述第三二極管的陰極和LED陣列的陽極;所述LED陣列的陰極經(jīng)電感與所述 高壓M0S管的源極連接;所述第三二極管的陽極連接所述高壓M0S管的源極;所述輸入端經(jīng) 所述輸入電容接地。
[0011] 作為優(yōu)選，所述輸入端還連接有整流電路。
[0012] 本發(fā)明具有以下有益效果： 本發(fā)明LD0調(diào)壓器及包括該調(diào)壓器的交流設(shè)備，結(jié)構(gòu)簡單，克服了以往利用兩個(gè)高壓管 分別實(shí)現(xiàn)供電和LED控制的問題，僅利用一個(gè)高壓管實(shí)現(xiàn)供電和PWM控制，提高了調(diào)壓器、交 流設(shè)備的工作效率，減少了漏電流的產(chǎn)生。
【附圖說明】
[0013] 圖1為現(xiàn)有技術(shù)LD0調(diào)壓器的電路框圖； 圖2為本發(fā)明LD0調(diào)壓器的電路框圖。
【具體實(shí)施方式】
[0014] 以下結(jié)合附圖對本發(fā)明作進(jìn)一步詳細(xì)說明。
[0015] 如圖2，本發(fā)明LD0調(diào)壓器包括PWM控制電路、供電電路、高壓M0S管Q0、齊納二極管 D0、第一電阻R1、第一晶體管J0、第一二極管D1、外接電容C1。所述高壓M0S管Q0的門極連接 所述第一二極管D1的陰極，所述第一二極管D1的陽極分別連接所述供電電路和外接電容 C1。所述高壓M0S管Q0的門極連接齊納二極管D0的陰極，齊納二極管D0的陽極、供電電路、 PWM控制電路和外結(jié)電容C1均接地。所述高壓M0S管Q0的門極經(jīng)第一電阻R1連接第一晶體管 J0的源極，所述第一晶體管J0的門極接地，所述第一晶體管J0的漏極連接所述高壓M0S管Q0 的漏極。所述高壓M0S管Q0的源極分別連接所述PWM控制電路和所述供電電路。所述第一晶 體管為JFET晶體管。
[0016] 其中，所述PWM控制電路包括PWM驅(qū)動(dòng)器、低壓M0S管Q1。所述ΠΜ驅(qū)動(dòng)器連接所述低 壓M0S管Q1的門極，所述低壓M0S管Q1的源極接地，所述低壓M0S管Q1的漏極分別連接高壓 M0S管Q0的源極和供電電路中的第二二極管D21WM控制電路可用于穩(wěn)定控制開關(guān)電源的輸 出電壓。
[0017] 所述供電電路包括第二二極管D2、第二電阻R2、第三電阻R3、第二晶體管Q2、運(yùn)算 放大器。所述第二二極管D2的陽極分別連接所述PWM控制電路的低壓M0S管Q1的漏極和所述 高壓M0S管Q0的源極，所述第二二極管D2的陰極連接所述第二晶體管Q2的源極。所述運(yùn)算放 大器的輸出端連接所述第二晶體管Q2門極，第二電阻R2和第三電阻R3中間連線連接運(yùn)算放 大器的輸入端，運(yùn)算放大器的另一輸入端為參考電壓。所述第二晶體管Q2的漏極經(jīng)所述第 三電阻R3、第二電阻R2接地。所述第二晶體管Q2為BJT晶體管或M0S管。
[0018]本發(fā)明利用該調(diào)壓器的交流設(shè)備進(jìn)一步包括LED陣列、第三二極管D3、電感L、輸入 電容C0。交流設(shè)備的輸入端分別連接所述第三二極管D3的陰極和LED陣列的陽極;所述LED 陣列的陰極經(jīng)電感L與所述高壓M0S管的源極連接;所述第三二極管D3的陽極連接所述高壓 M0S管Q0的源極;所述輸入端經(jīng)所述輸入電容C0接地。所述輸入端還連接有整流電路。所述 LED陣列為多個(gè)發(fā)光二極管管串聯(lián)構(gòu)成，其相當(dāng)于電阻負(fù)載。
[0019] 本發(fā)明利用高壓M0S管Q0為交流設(shè)備提供兩條路徑，一條為LD0供電路徑，另一條 為PWM控制電路路徑。并且該高壓M0S管Q0作為高電壓吸收器，可保護(hù)連接在該管源極的低 壓設(shè)備。如果P麗信號高時(shí)，低壓M0S管Q1開啟，開啟階段1工作。在此過程中，電流將依次流 經(jīng)LED陣列、高壓M0S管Q0、低壓M0S管Q1至地面。電壓DRAIN被拉低接近接地電壓。高壓M0S管 Q0的門極電壓由通過第一二極管D1的VDD提供，其與卿，麵細(xì)等，其中晃幢!是第一二極 管D1的正向電壓。因此，高壓M0S管Q0的DRAIN電壓接近地電壓。如果PWM信號低時(shí)，開啟階段 2工作。在此過程中，儲(chǔ)存在電感L內(nèi)的能量將輸送出來，為LED陣列提供電流。電壓DRAIN將 被拉高。高壓M0S管Q0的門極電壓由通過JFET晶體管J0和第一電阻R1的齊納二極管D0設(shè)置， 高壓M0S管Q0開啟。在階段2的另一路徑，產(chǎn)生經(jīng)高壓M0S管Q0、第二二極管D2和晶體管Q2的 調(diào)節(jié)電壓，以對電容C1充電。其中電壓VDD受運(yùn)算放大器和參考電壓控制，電壓VDD為 (R2+R:3> /R2。
[0020] 上面所述的實(shí)施例僅是對本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行描述，并非對本發(fā)明的構(gòu)思 和范圍進(jìn)行限定。在不脫離本發(fā)明設(shè)計(jì)構(gòu)思的前提下，本領(lǐng)域普通人員對本發(fā)明的技術(shù)方 案做出的各種變型和改進(jìn)，均應(yīng)落入到本發(fā)明的保護(hù)范圍，本發(fā)明請求保護(hù)的技術(shù)內(nèi)容，已 經(jīng)全部記載在權(quán)利要求書中。
【主權(quán)項(xiàng)】
1. LD0調(diào)壓器，其特征在于，包括P麗控制電路、供電電路、高壓MOS管、齊納二極管、第一 電阻、第一晶體管、第一二極管、外接電容;所述高壓M0S管的門極連接所述第一二極管的陰 極，所述第一二極管的陽極分別連接所述供電電路和外接電容;所述高壓M0S管的門極連接 齊納二極管的陰極，齊納二極管的陽極、供電電路、PWM控制電路和外結(jié)電容均接地;所述高 壓M0S管的門極經(jīng)第一電阻連接第一晶體管的源極，所述第一晶體管的門極接地，所述第一 晶體管的漏極連接所述高壓M0S管的漏極;所述高壓M0S管的源極分別連接所述PWM控制電 路和所述供電電路。2. 根據(jù)權(quán)利要求1所述LD0調(diào)壓器，其特征在于，所述ΠΜ控制電路包括ΠΜ驅(qū)動(dòng)器、低壓 M0S管；所述P麗驅(qū)動(dòng)器連接所述低壓M0S管的門極，所述低壓M0S管的源極接地，所述低壓 M0S管的漏極分別連接高壓M0S管的源極和供電電路。3. 根據(jù)權(quán)利要求1所述的LD0調(diào)壓器，其特征在于，所述供電電路包括第二二極管、第二 電阻、第三電阻、第二晶體管、運(yùn)算放大器;所述第二二極管的陽極分別連接所述PWM控制電 路和所述高壓M0S管的源極，所述第二二極管的陰極連接所述第二晶體管的源極;所述運(yùn)算 放大器有參考電壓輸入端、與第二電阻和第三電阻中間連線連接的輸入端、與所述第二晶 體管門極連接的輸出端;所述第二晶體管的漏極經(jīng)所述第三電阻、第二電阻接地。4. 根據(jù)權(quán)利要求1所述的LD0調(diào)壓器，其特征在于，所述第一晶體管為JFET晶體管。5. 根據(jù)權(quán)利要求3所述的LD0調(diào)壓器，其特征在于，所述第二晶體管為BJT晶體管或M0S 管。6. -種包括上述權(quán)利要求1-5之一 LD0調(diào)壓器的交流設(shè)備。7. 根據(jù)權(quán)利要求6所述交流設(shè)備，其特征在于，還包括LED陣列、第三二極管、電感、輸入 電容;交流設(shè)備的輸入端分別連接所述第三二極管的陰極和LED陣列的陽極;所述LED陣列 的陰極經(jīng)電感與所述高壓M0S管的源極連接;所述第三二極管的陽極連接所述高壓M0S管的 源極;所述輸入端經(jīng)所述輸入電容接地。8. 根據(jù)權(quán)利要求7所述交流設(shè)備，其特征在于，所述輸入端還連接有整流電路。
【文檔編號】G05F1/56GK105867502SQ201610329372
【公開日】2016年8月17日
【申請日】2016年5月18日
【發(fā)明人】陳銀銘, 馮子宇, 劉沁
【申請人】湖州綠明微電子有限公司