本發(fā)明屬于芯片測(cè)試技術(shù)領(lǐng)域，特別是涉及一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法和裝置。

背景技術(shù)：

單板底層軟件系統(tǒng)的可靠性是整機(jī)可靠性的重要基礎(chǔ)，特別是在存儲(chǔ)領(lǐng)域中，可靠性就是存儲(chǔ)系統(tǒng)的生命，所以單板底層軟件系統(tǒng)的可靠性就顯得尤為重要。對(duì)嵌入式控制芯片的全功能覆蓋測(cè)試是針對(duì)單板底層軟件系統(tǒng)可靠性測(cè)試的一項(xiàng)非常有效的手段，但是嵌入式控制芯片的寄存器繁雜而且規(guī)律性小，在人工排查過(guò)程中費(fèi)時(shí)費(fèi)力。具體而言，在嵌入式控制芯片的底層軟件的編寫(xiě)中，許多寄存器特別是許多狀態(tài)寄存器在檢查中需要花費(fèi)大量的時(shí)間，而且容易錯(cuò)查、漏查。

技術(shù)實(shí)現(xiàn)要素：

為解決上述問(wèn)題，本發(fā)明提供了一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法和裝置，能夠提高測(cè)試效率，降低相關(guān)測(cè)試對(duì)人力的要求，并且避免錯(cuò)查和漏查問(wèn)題的發(fā)生。

本發(fā)明提供的一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法，包括：

將串口自動(dòng)化工具通過(guò)嵌入式控制芯片連接至主控芯片；

利用所述串口自動(dòng)化工具自動(dòng)運(yùn)行所述主控芯片的命令行，從所述嵌入式控制芯片的寄存器中讀取數(shù)據(jù)；

將讀取的數(shù)據(jù)與腳本中的預(yù)設(shè)數(shù)據(jù)對(duì)比；

當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)。

優(yōu)選的，在上述嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法中，

所述當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)之后，還包括：

將所述預(yù)設(shè)數(shù)據(jù)寫(xiě)入所述嵌入式控制芯片的寄存器中；

從所述嵌入式控制芯片的寄存器中讀取出數(shù)據(jù)并與所述預(yù)設(shè)數(shù)據(jù)對(duì)比；

當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)。

優(yōu)選的，在上述嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法中，所述將串口自動(dòng)化工具通過(guò)嵌入式控制芯片連接至主控芯片為：

將Tera Term串口自動(dòng)化工具通過(guò)嵌入式控制芯片連接至主控芯片。

優(yōu)選的，在上述嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法中，所述將串口自動(dòng)化工具通過(guò)嵌入式控制芯片連接至主控芯片為：

將串口自動(dòng)化工具通過(guò)CPLD、FPGA或ARM連接至主控芯片。

優(yōu)選的，在上述嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法中，所述嵌入式控制芯片通過(guò)I2C或SGPIO與所述主控芯片連接。

本發(fā)明提供的一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置，包括串口自動(dòng)化工具，所述串口自動(dòng)化工具通過(guò)嵌入式控制芯片與主控芯片連接；

所述串口自動(dòng)化工具用于自動(dòng)運(yùn)行所述主控芯片的命令行，從所述嵌入式控制芯片的寄存器中讀取數(shù)據(jù)，并將讀取的數(shù)據(jù)與腳本中的預(yù)設(shè)數(shù)據(jù)對(duì)比，當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)。

優(yōu)選的，在上述嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置中，

所述串口自動(dòng)化工具還用于將所述預(yù)設(shè)數(shù)據(jù)寫(xiě)入所述嵌入式控制芯片的寄存器中；從所述嵌入式控制芯片的寄存器中讀取出數(shù)據(jù)并與所述預(yù)設(shè)數(shù)據(jù)對(duì)比；當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)。

優(yōu)選的，在上述嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置中，所述串口自動(dòng)化工具為Tera Term串口自動(dòng)化工具。

優(yōu)選的，在上述嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置中，所述嵌入式控制芯片為CPLD、FPGA或ARM。

優(yōu)選的，在上述嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置中，所述嵌入式控制芯片通過(guò)I2C或SGPIO與所述主控芯片連接。

通過(guò)上述描述可知，本發(fā)明提供的上述嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法和裝置，由于該方法包括：將串口自動(dòng)化工具通過(guò)嵌入式控制芯片連接至主控芯片；利用所述串口自動(dòng)化工具自動(dòng)運(yùn)行所述主控芯片的命令行，從所述嵌入式控制芯片的寄存器中讀取數(shù)據(jù)；將讀取的數(shù)據(jù)與腳本中的預(yù)設(shè)數(shù)據(jù)對(duì)比；當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)，因此能夠提高測(cè)試效率，降低相關(guān)測(cè)試對(duì)人力的要求，并且避免錯(cuò)查和漏查問(wèn)題的發(fā)生。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本申請(qǐng)實(shí)施例提供的第一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法的示意圖；

圖2為本申請(qǐng)實(shí)施例提供的第一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置的示意圖。

具體實(shí)施方式

本發(fā)明的核心思想在于提供一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法和裝置，能夠提高測(cè)試效率，降低相關(guān)測(cè)試對(duì)人力的要求，并且避免錯(cuò)查和漏查問(wèn)題的發(fā)生。

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本申請(qǐng)實(shí)施例提供的第一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法如圖1所示，圖1為本申請(qǐng)實(shí)施例提供的第一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法的示意圖，該方法包括如下步驟：

S1：將串口自動(dòng)化工具通過(guò)嵌入式控制芯片連接至主控芯片；

需要說(shuō)明的是，該串口自動(dòng)化工具包括但不限于tera term的串口自動(dòng)化工具，可以編寫(xiě)自動(dòng)化的腳本，該嵌入式控制芯片包括但不限于CPLD(復(fù)雜可編程邏輯器件)、FPGA或ARM，這些都能進(jìn)行片內(nèi)寄存器的讀寫(xiě)，該主控芯片包括但不限于MCU主控芯片，是整機(jī)系統(tǒng)的控制中心，可以通過(guò)相關(guān)的命令進(jìn)行對(duì)寄存器的讀寫(xiě)。

S2：利用所述串口自動(dòng)化工具自動(dòng)運(yùn)行所述主控芯片的命令行，從所述嵌入式控制芯片的寄存器中讀取數(shù)據(jù)；

需要說(shuō)明的是，讀取指定的寄存器之后，不斷刷新串口直到收到由嵌入式控制芯片發(fā)送過(guò)來(lái)的數(shù)據(jù)。

S3：將讀取的數(shù)據(jù)與腳本中的預(yù)設(shè)數(shù)據(jù)對(duì)比；

需要說(shuō)明的是，該腳本中的預(yù)設(shè)數(shù)據(jù)可以依據(jù)OSES的軟硬件接口手冊(cè)，事先將目標(biāo)數(shù)據(jù)寫(xiě)入腳本。

S4：當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)。

這是針對(duì)只讀寄存器來(lái)說(shuō)的，也就是說(shuō)，將收到的數(shù)據(jù)與腳本事先編輯的數(shù)據(jù)進(jìn)行對(duì)比，來(lái)進(jìn)行對(duì)此次測(cè)試的最終判斷。

通過(guò)上述描述可知，本申請(qǐng)實(shí)施例提供的上述第一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法，由于包括：將串口自動(dòng)化工具通過(guò)嵌入式控制芯片連接至主控芯片；利用所述串口自動(dòng)化工具自動(dòng)運(yùn)行所述主控芯片的命令行，從所述嵌入式控制芯片的寄存器中讀取數(shù)據(jù)；將讀取的數(shù)據(jù)與腳本中的預(yù)設(shè)數(shù)據(jù)對(duì)比；當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)，因此能夠提高測(cè)試效率，降低相關(guān)測(cè)試對(duì)人力的要求，并且避免錯(cuò)查和漏查問(wèn)題的發(fā)生。

本申請(qǐng)實(shí)施例提供的第二種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法，是在上述第一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法的基礎(chǔ)上，還包括如下技術(shù)特征：

所述當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)之后，還包括：

將所述預(yù)設(shè)數(shù)據(jù)寫(xiě)入所述嵌入式控制芯片的寄存器中；

從所述嵌入式控制芯片的寄存器中讀取出數(shù)據(jù)并與所述預(yù)設(shè)數(shù)據(jù)對(duì)比；

當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)。

這是面向的可讀寫(xiě)寄存器，具體的，先寫(xiě)入指定寄存器中腳本中編輯的數(shù)據(jù)，然后讀取出來(lái)看與寫(xiě)入的數(shù)據(jù)是否一致。

本申請(qǐng)實(shí)施例提供的第三種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法，是在上述第一種或第二種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法中任一種的基礎(chǔ)上，還包括如下技術(shù)特征：所述將串口自動(dòng)化工具通過(guò)嵌入式控制芯片連接至主控芯片為：

將Tera Term串口自動(dòng)化工具通過(guò)嵌入式控制芯片連接至主控芯片。

需要說(shuō)明的是，這種Tera Term串口自動(dòng)化工具，可以編寫(xiě)自動(dòng)化的腳本。

本申請(qǐng)實(shí)施例提供的第四種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法，是在上述第三種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法的基礎(chǔ)上，還包括如下技術(shù)特征：

所述將串口自動(dòng)化工具通過(guò)嵌入式控制芯片連接至主控芯片為：

將串口自動(dòng)化工具通過(guò)CPLD、FPGA或ARM連接至主控芯片。

其中，CPLD模塊能夠保存整機(jī)的所有狀態(tài)，并且是底層軟件系統(tǒng)中各個(gè)模塊的串口中轉(zhuǎn)站，外部串口可以通過(guò)命令與CPLD模塊通信，進(jìn)行各模塊串口的切換。

本申請(qǐng)實(shí)施例提供的第五種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法，是在上述第四種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試方法的基礎(chǔ)上，還包括如下技術(shù)特征：

所述嵌入式控制芯片通過(guò)I2C或SGPIO與所述主控芯片連接。

具體的，CPLD模塊與OSES模塊通過(guò)I2C或SGPIO相連，這兩種總線傳輸效率高。

本申請(qǐng)實(shí)施例提供的第一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置如圖2所示，圖2為本申請(qǐng)實(shí)施例提供的第一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置的示意圖，該裝置包括串口自動(dòng)化工具201，所述串口自動(dòng)化工具201通過(guò)嵌入式控制芯片202與主控芯片203連接，需要說(shuō)明的是，該串口自動(dòng)化工具包括但不限于tera term的串口自動(dòng)化工具，可以編寫(xiě)自動(dòng)化的腳本，該嵌入式控制芯片包括但不限于CPLD(復(fù)雜可編程邏輯器件)、FPGA或ARM，這些都能進(jìn)行片內(nèi)寄存器的讀寫(xiě)，該主控芯片包括但不限于MCU主控芯片，是整機(jī)系統(tǒng)的控制中心，可以通過(guò)相關(guān)的命令進(jìn)行對(duì)寄存器的讀寫(xiě)；

所述串口自動(dòng)化工具201用于自動(dòng)運(yùn)行所述主控芯片203的命令行，從所述嵌入式控制芯片202的寄存器中讀取數(shù)據(jù)，并將讀取的數(shù)據(jù)與腳本中的預(yù)設(shè)數(shù)據(jù)對(duì)比，當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)，需要說(shuō)明的是，讀取指定的寄存器之后，不斷刷新串口直到收到由嵌入式控制芯片發(fā)送過(guò)來(lái)的數(shù)據(jù)，該腳本中的預(yù)設(shè)數(shù)據(jù)可以依據(jù)OSES的軟硬件接口手冊(cè)，事先將目標(biāo)數(shù)據(jù)寫(xiě)入腳本。

本申請(qǐng)實(shí)施例提供的第二種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置，是在上述第一種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置的基礎(chǔ)上，還包括如下技術(shù)特征：

所述串口自動(dòng)化工具還用于將所述預(yù)設(shè)數(shù)據(jù)寫(xiě)入所述嵌入式控制芯片的寄存器中；從所述嵌入式控制芯片的寄存器中讀取出數(shù)據(jù)并與所述預(yù)設(shè)數(shù)據(jù)對(duì)比；當(dāng)所述讀取的數(shù)據(jù)與所述預(yù)設(shè)數(shù)據(jù)相同時(shí)，則判定該寄存器測(cè)試通過(guò)。

這是面向的可讀寫(xiě)寄存器，具體的，先寫(xiě)入指定寄存器中腳本中編輯的數(shù)據(jù)，然后讀取出來(lái)看與寫(xiě)入的數(shù)據(jù)是否一致。

本申請(qǐng)實(shí)施例提供的第三種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置，是在上述第一種至第二種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置中任一種的基礎(chǔ)上，還包括如下技術(shù)特征：

所述串口自動(dòng)化工具為Tera Term串口自動(dòng)化工具。

需要說(shuō)明的是，這種Tera Term串口自動(dòng)化工具，可以編寫(xiě)自動(dòng)化的腳本。

本申請(qǐng)實(shí)施例提供的第四種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置，是在上述第三種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置的基礎(chǔ)上，還包括如下技術(shù)特征：

所述嵌入式控制芯片為CPLD、FPGA或ARM。

其中，CPLD模塊能夠保存整機(jī)的所有狀態(tài)，并且是底層軟件系統(tǒng)中各個(gè)模塊的串口中轉(zhuǎn)站，外部串口可以通過(guò)命令與CPLD模塊通信，進(jìn)行各模塊串口的切換。

本申請(qǐng)實(shí)施例提供的第五種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置，是在上述第四種嵌入式控制芯片全功能覆蓋的自動(dòng)測(cè)試裝置的基礎(chǔ)上，還包括如下技術(shù)特征：

所述嵌入式控制芯片通過(guò)I2C或SGPIO與所述主控芯片連接。

具體的，CPLD模塊與OSES模塊通過(guò)I2C或SGPIO相連，這兩種總線傳輸效率高。

以四個(gè)相關(guān)聯(lián)的只讀寄存器為例：CPLD中四個(gè)只讀寄存器分別保存著當(dāng)前CPLD版本、當(dāng)前控制器機(jī)型、當(dāng)前測(cè)試版本號(hào)和校驗(yàn)信息。四個(gè)寄存器數(shù)值相加為一個(gè)特定值。自動(dòng)化腳本依次獲取四個(gè)數(shù)值后先進(jìn)行相加驗(yàn)證，然后對(duì)其進(jìn)行非一致數(shù)據(jù)的寫(xiě)入來(lái)進(jìn)一步驗(yàn)證寄存器的只讀性，后期有對(duì)這些數(shù)值進(jìn)行寄存器配置需求時(shí)還可直接進(jìn)行數(shù)據(jù)調(diào)用。

對(duì)所公開(kāi)的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開(kāi)的原理和新穎特點(diǎn)相一致的最寬的范圍。