基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明涉及一種基于帶隙基準(zhǔn)的運(yùn)放電路，整體電路是帶米勒補(bǔ)償?shù)亩?jí)運(yùn)放結(jié)構(gòu)。此運(yùn)放采用兩種辦法來減小失調(diào)電壓，一是輸入對(duì)管采用工作在亞閾值的NMOS管，二是電流鏡負(fù)載采用過驅(qū)動(dòng)電壓較大的共源共柵PMOS管。為彌補(bǔ)一級(jí)電路在增益上的損失，二級(jí)電路的米勒補(bǔ)償電阻采用PMOS管增大了等效阻值，米勒電容也是PMOS管以減小占用面積。此外尾電流使用對(duì)管反饋形式穩(wěn)定一級(jí)共模輸出電壓，共源輸出管增加一個(gè)PMOS的反饋管以穩(wěn)定二級(jí)輸出偏置電壓。本運(yùn)放結(jié)構(gòu)優(yōu)點(diǎn)是無需額外增加復(fù)雜電路來消除失調(diào)，而是利用運(yùn)放本身管子工作的過驅(qū)動(dòng)電壓大小來從根本上減小失調(diào)電壓。同時(shí)用多種手段保持運(yùn)放的增益和穩(wěn)定性不受太大影響。
【專利說明】基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種帶隙基準(zhǔn)電路中使用的運(yùn)算放大器結(jié)構(gòu)，具體是一種基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)，屬于集成電路領(lǐng)域。
【背景技術(shù)】
[0002]帶隙基準(zhǔn)電路作為數(shù)據(jù)轉(zhuǎn)換電路和存儲(chǔ)器電路的關(guān)鍵部分之一，對(duì)輸出基準(zhǔn)的精度要求越來越高，各種曲率補(bǔ)償和高階補(bǔ)償層出不窮。而事實(shí)上造成基準(zhǔn)精度差的最大原因來自運(yùn)放的參數(shù)指標(biāo)是否足夠好。當(dāng)然還有不少運(yùn)放采用前置斬波電路或者相關(guān)雙采樣電路等方式來達(dá)到更好的基本消除失調(diào)的效果。但是很明顯的問題是，這些手段不但增加了電路設(shè)計(jì)的復(fù)雜度，而且必須用到數(shù)字電路的控制信號(hào)。如果是用在純模擬電路的領(lǐng)域，就不太適用了。所以怎樣從運(yùn)放本身來找到消除或者減小失調(diào)的合理設(shè)計(jì)是個(gè)需要得到更多關(guān)注的問題。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)，從運(yùn)算放大器本身找到減小失調(diào)電壓的合理設(shè)計(jì)。
[0004]按照本發(fā)明提供的技術(shù)方案，所述基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)包括:由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8構(gòu)成的電流鏡，PMOS管P5和PMOS管P6共柵極，并接第一偏置電壓，PMOS管P7和PMOS管P8共柵極，并接第二偏置電壓，PMOS管P5漏極接PMOS管P7源極，PMOS管P6漏極接PMOS管P8源極，PMOS管P7漏極接NMOS管NI漏極和NMOS管N3柵極，PMOS管P8漏極接NMOS管N2漏極、NMOS管N4柵極、PMOS管PlO柵極、PMOS管P9漏極、PMOS管P9源極、NMOS管N13柵極，PMOS管PlO源極漏極相連并連接PMOS管P9柵極、NMOS管N13漏極、PMOS管Pll漏極、PMOS管Pll柵極并作為運(yùn)放的輸出，PMOS管Pll源極接PMOS管P12漏極，PMOS管P12柵極接所述第一偏置電壓，NMOS管NI源極接NMOS管N3漏極，NMOS管N2源極接NMOS管N4漏極；所述PMOS管P5源極、PMOS管P6源極、PMOS管P12源極均接電源，NMOS管N3源極、NMOS管N4源極、NMOS管N13源極均接地；N2柵極為正相輸入端，NI柵極為反相輸入端。
[0005]所述NMOS管NI和NMOS管N2為工作在亞閾值區(qū)的NMOS輸入對(duì)管，用于減小過驅(qū)動(dòng)電壓從而減小失調(diào)。
[0006]所述由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8構(gòu)成的電流鏡中，四個(gè)管子都工作在飽和區(qū)，且過驅(qū)動(dòng)電壓設(shè)計(jì)到400mV飛OOmV，同樣用于減小失調(diào)。
[0007]所述NMOS管N3、NMOS管N4構(gòu)成的尾電流管工作在飽和狀態(tài)，而且與輸入對(duì)管NMOS管NI和NMOS管N2共同形成的結(jié)構(gòu)不但確保NMOS管NI和NMOS管N2工作在亞閾值區(qū)，還起到建立共模負(fù)反饋的作用。
[0008]所述PMOS管P9、PMOS管PlO構(gòu)成米勒補(bǔ)償結(jié)構(gòu)。
[0009]本發(fā)明的優(yōu)點(diǎn)是:明顯減小了運(yùn)放失調(diào)電壓，簡(jiǎn)化了共模反饋電路，減小了無源元件占用的面積。特別適于在帶隙基準(zhǔn)源中應(yīng)用，而且是先進(jìn)工藝的低電源電壓情形下。用PMOS對(duì)管構(gòu)成的米勒補(bǔ)償結(jié)構(gòu)有效替代了傳統(tǒng)的多晶硅電阻和PIP電容串聯(lián)的阻容結(jié)構(gòu)，不但節(jié)省了大量面積，而且對(duì)穩(wěn)定性和增益的提升都有更好的效果。
【專利附圖】

【附圖說明】
[0010]圖1是本發(fā)明的電路結(jié)構(gòu)原理圖。
【具體實(shí)施方式】
[0011]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。
[0012]本發(fā)明根據(jù)運(yùn)放失配的原理性分析，對(duì)于失調(diào)電壓的兩個(gè)重要影響因素，輸入放大對(duì)管和負(fù)載電流鏡的參數(shù)，分別將輸入管的過驅(qū)動(dòng)電壓盡量調(diào)小并且確保進(jìn)入亞閾值工作區(qū)，同時(shí)把電流鏡的過驅(qū)動(dòng)電壓盡量調(diào)大而且使其進(jìn)入穩(wěn)定的飽和區(qū)。
[0013]如圖1所示，本發(fā)明所述的運(yùn)放電路結(jié)構(gòu)包括:由PMOS管P5、PM0S管P6、PM0S管P7、PM0S管P8構(gòu)成的電流鏡，PMOS管P5和PMOS管P6共柵極，并接第一偏置電壓，PMOS管P7和PMOS管P8共柵極，并接第二偏置電壓，PMOS管P5漏極接PMOS管P7源極，PMOS管P6漏極接PMOS管P8源極，PMOS管P7漏極接NMOS管NI漏極和NMOS管N3柵極，PMOS管P8漏極接NMOS管N2漏極、NMOS管N4柵極、PMOS管PlO柵極、PMOS管P9漏極、PMOS管P9源極、NMOS管N13柵極，PMOS管PlO源極漏極相連并連接PMOS管P9柵極、NMOS管N13漏極、PMOS管Pll漏極、PMOS管Pll柵極并作為運(yùn)放的輸出，PMOS管Pll源極接PMOS管P12漏極，PMOS管P12柵極接所述第一偏置電壓，NMOS管NI源極接NMOS管N3漏極，NMOS管N2源極接NMOS管N4漏極；所述PMOS管P5源極、PMOS管P6源極、PMOS管P12源極均接電源，NMOS管N3源極、匪OS管N4源極、NMOS管N13源極均接地；N2柵極為正相輸入端，NI柵極為反相輸入端。
[0014]其中，NMOS管N1、N2是一級(jí)電路輸入對(duì)管，NMOS管N3、N4是一級(jí)電路共模反饋尾電流管，PMOS管P5、P6、P7、P8是一級(jí)電路共源共柵電流鏡負(fù)載管，PMOS管P9、PlO是二級(jí)電路米勒補(bǔ)償對(duì)管，Pll是二級(jí)電路反饋負(fù)載管。NMOS管N3、NM0S管N4構(gòu)成的尾電流管工作在飽和狀態(tài)，而且與輸入對(duì)管NMOS管NI和NMOS管N2共同形成的結(jié)構(gòu)不但確保NMOS管NI和NMOS管N2工作在亞閾值區(qū)，還起到建立共模負(fù)反饋的作用。本發(fā)明的運(yùn)放是典型的二級(jí)運(yùn)放結(jié)構(gòu)，但是做了很多為減小失調(diào)同時(shí)不過分削弱增益的特殊設(shè)計(jì)。首先是輸入對(duì)管采用NM0S，一是為了適應(yīng)帶隙電路部分基極發(fā)射極間電壓Vbe的范圍，有利于設(shè)置參數(shù)是輸入管進(jìn)入亞閾值從而極大減小過驅(qū)動(dòng)電壓而降低失調(diào)；二是NMOS比PMOS在工藝上更容易匹配。其次是第一級(jí)電路的負(fù)載部分采用高過驅(qū)動(dòng)電壓值的電流鏡設(shè)計(jì)，這個(gè)很容易用偏置電壓來實(shí)現(xiàn)；過驅(qū)動(dòng)電壓通常設(shè)計(jì)到400mV飛OOmV的范圍(對(duì)于設(shè)計(jì)實(shí)例所采用的
0.35 μ m工藝來說，其他工藝相應(yīng)調(diào)整)。再次，為保證共模電壓的穩(wěn)定性，尾電流的柵極點(diǎn)通過一級(jí)輸出點(diǎn)來進(jìn)行反饋控制。二級(jí)電路的特點(diǎn)是盡量增加米勒補(bǔ)償電阻的阻值來彌補(bǔ)一級(jí)電路增益因特殊設(shè)計(jì)而造成的損失，同時(shí)采用PMOS對(duì)管構(gòu)成的米勒補(bǔ)償結(jié)構(gòu)有效替代了傳統(tǒng)的多晶硅電阻和PIP電容串聯(lián)的阻容結(jié)構(gòu)，不但節(jié)省了大量面積，而且對(duì)穩(wěn)定性和增益的提升都有更好的效果。
[0015]—級(jí)電路輸入對(duì)管為NMOS管,尾電流管為了適應(yīng)低輸入電壓和共模反饋的需要，分成了兩個(gè)差分支路上的分立對(duì)管，一級(jí)電路的負(fù)載管為共源共柵電流鏡；二級(jí)電路主體是典型的共源輸出NMOS管和PMOS電流源，只是中間多了一個(gè)二極管連接的反饋PMOS管；米勒補(bǔ)償電容采用了 PMOS首尾相接的對(duì)管。
[0016]本發(fā)明的運(yùn)放電路結(jié)構(gòu)為減小失調(diào)電壓同時(shí)又保持足夠的增益在典型二級(jí)運(yùn)放的基礎(chǔ)上做了很多改善。首先，作為減小失調(diào)最重要的輸入對(duì)管101、102，NMOS的選用可以獲得比PMOS在工藝上更好的匹配性，而且因?yàn)檩斎牍材ｋ妷夯揪褪呛罄m(xù)帶隙基準(zhǔn)源的晶體管Vbe值(典型為0.65V到0.7V之間)，所以這個(gè)低輸入電壓有利于將輸入對(duì)管穩(wěn)定工作在亞閾值區(qū)，以得到足夠小的過驅(qū)動(dòng)電壓來降低失配從而減小失調(diào)；為此拆分后的尾電流對(duì)管103、104需要接成如圖中寬擺幅偏置電路的典型結(jié)構(gòu)，這一方面保證尾電流在飽和區(qū)工作，另一方面形成共模反饋以穩(wěn)定一級(jí)電路的輸出電壓點(diǎn)。其次，PMOS管105、106、107、108構(gòu)成的共源共柵電流鏡負(fù)載也有兩個(gè)作用，一是為了增大等效電阻來彌補(bǔ)輸入對(duì)管跨導(dǎo)的減小，更重要的是通過設(shè)置偏置電壓和管子參數(shù)以使電流鏡的過驅(qū)動(dòng)電壓足夠大，這是減小失調(diào)的另一個(gè)關(guān)鍵方法。
[0017]二級(jí)電路主要是為了彌補(bǔ)一級(jí)電路在增益上造成的損失，除了常見的共源級(jí)輸出，二極管連接的PMOS管111主要作為反饋管使用，同時(shí)也可以有效調(diào)節(jié)輸出電位來為后繼的帶隙基準(zhǔn)源電流鏡負(fù)載做偏置。由109、110首尾相接組成的PMOS對(duì)管作為米勒補(bǔ)償電容可以節(jié)約相當(dāng)?shù)拿娣e，更重要的是110在靜態(tài)工作狀態(tài)下可以等效為一個(gè)高阻值的電阻，以此代替米勒電阻增大低頻增益效果很好。
【權(quán)利要求】
1.基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)，其特征是，包括:由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8構(gòu)成的電流鏡，PMOS管P5和PMOS管P6共柵極，并接第一偏置電壓，PMOS管P7和PMOS管P8共柵極，并接第二偏置電壓，PMOS管P5漏極接PMOS管P7源極，PMOS管P6漏極接PMOS管P8源極，PMOS管P7漏極接NMOS管NI漏極和NMOS管N3柵極，PMOS管P8漏極接NMOS管N2漏極、NMOS管N4柵極、PMOS管PlO柵極、PMOS管P9漏極、PMOS管P9源極、NMOS管N13柵極，PMOS管PlO源極漏極相連并連接PMOS管P9柵極、NMOS管N13漏極、PMOS管Pll漏極、PMOS管Pll柵極并作為運(yùn)放的輸出，PMOS管Pll源極接PMOS管P12漏極，PMOS管P12柵極接所述第一偏置電壓，NMOS管NI源極接NMOS管N3漏極，NMOS管N2源極接NMOS管N4漏極；所述PMOS管P5源極、PMOS管P6源極、PMOS管P12源極均接電源，匪OS管N3源極、NMOS管N4源極、NMOS管N13源極均接地；N2柵極為正相輸入端，NI柵極為反相輸入端。
2.如權(quán)利要求1所述基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)，其特征是，所述NMOS管NI和NMOS管N2為工作在亞閾值區(qū)的NMOS輸入對(duì)管，用于減小過驅(qū)動(dòng)電壓從而減小失調(diào)。
3.如權(quán)利要求1所述基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)，其特征是，所述由PMOS管P5、PM0S管P6、PM0S管P7、PM0S管P8構(gòu)成的電流鏡中，四個(gè)管子都工作在飽和區(qū)，且過驅(qū)動(dòng)電壓設(shè)計(jì)到400mV飛OOmV，用于減小失調(diào)。
4.如權(quán)利要求1所述基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)，其特征是，所述NMOS管N3、NM0S管N4構(gòu)成的尾電流管工作在飽和狀態(tài)，而且與輸入對(duì)管NMOS管NI和NMOS管N2共同形成的結(jié)構(gòu)不但確保NMOS管NI和NMOS管N2工作在亞閾值區(qū)，還起到建立共模負(fù)反饋的作用。
5.如權(quán)利要求1所述基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)，其特征是，所述PMOS管P9、PMOS管PlO構(gòu)成米勒補(bǔ)償結(jié)構(gòu)。
【文檔編號(hào)】G05F1/56GK103441741SQ201310389075
【公開日】2013年12月11日 申請(qǐng)日期:2013年8月30日 優(yōu)先權(quán)日:2013年8月30日
【發(fā)明者】孫業(yè)超, 黃卓磊, 王瑋冰 申請(qǐng)人:江蘇物聯(lián)網(wǎng)研究發(fā)展中心