專利名稱：反饋式超高精度電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓源，特別涉及一種超Ippm反饋式超高精度電壓源。
背景技術(shù)：
隨著時間的推移，半導(dǎo)體處理和片內(nèi)校準(zhǔn)技術(shù)的發(fā)展，關(guān)于精密集成電路DAC的定義也不斷變化。高精度12位DAC—度被認(rèn)為遙不可及；近年來，16位精度已日益在精密醫(yī)學(xué)、儀器儀表、測試和計量應(yīng)用中得到廣泛運(yùn)用；隨著控制系統(tǒng)和儀器儀表系統(tǒng)的不斷發(fā)展，對更高精度的電壓源需求越來越急迫。目前的電壓源系統(tǒng)復(fù)雜，需要使用多種器件，需要不斷進(jìn)行校準(zhǔn)，精度低，而且體積大、成本高。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種反饋式超高精度電壓源，該電壓源結(jié)構(gòu)簡單，成本低，無需校準(zhǔn)或持續(xù)監(jiān)控，簡單易用。實(shí)現(xiàn)本發(fā)明目的的技術(shù)方案一種反饋式超高精度電壓源，它包括高一致性正負(fù)電源、主DAC、閉環(huán)模擬信號處理電路，高一致性正負(fù)電源的正電壓輸出端和負(fù)電壓輸出端均與主DAC、閉環(huán)模擬信號處理電路的一個輸入端連接；主DAC的輸出端與閉環(huán)模擬信號處理電路的另一個輸入端連接；高一致性正負(fù)電源把外部輸入的正負(fù)電壓轉(zhuǎn)換為高一致性的正負(fù)電壓給主DAC、閉環(huán)模擬信號處理電路供電；主DAC是整個電壓源的電壓輸出源頭，夕卜部控制信號驅(qū)動主DAC輸出電壓；主DAC輸出電壓經(jīng)過閉環(huán)模擬信號處理電路處理后最終輸出高精度電壓。所述的閉環(huán)模擬信號處理電路包括模擬信號處理電路、模擬加法器和模擬緩沖器電路、A/D變換器、MCU、從DAC，主DAC的輸出端與模擬信號處理電路的輸入端連接，模擬信號處理電路的輸出端與模擬加法器和模擬緩沖器電路的一個輸入端連接；模擬加法器和模擬緩沖器電路的輸出端一次與A/D變換器、MCU、從DAC連接；從DAC的輸出端與模擬加法器和模擬緩沖器電路的另一個輸入端連接；高一致性正負(fù)電源的正電壓輸出端和負(fù)電壓輸出端均與主DAC、從DAC的一個輸入端連接；閉環(huán)模擬信號處理電路中的模擬信號處理電路增強(qiáng)主DAC輸出的模擬信號的信噪比、并對主DAC輸出的模擬信號進(jìn)行放大；經(jīng)過模擬信號處理電路的電壓信號輸入模擬加法器和模擬緩沖器電路中；經(jīng)過模擬加法器和模擬緩沖器電路處理的電壓信號為電壓源的輸出電壓信號；通過A/D變換器采集加法器和模擬緩沖器電路的輸出電壓，將加法器和模擬緩沖器電路輸出的模擬電壓信號轉(zhuǎn)變?yōu)閿?shù)字電壓信號；A/D變換器的數(shù)字電壓信號輸出給(MCU24)，(MCU24)將A/D變換器輸出的數(shù)字信號處理后輸入到從DAC中控制從DAC輸出電壓信號；從DAC輸出的電壓信號在模擬加法器和模擬緩沖器電路中與模擬信號處理電路輸出的模擬信號進(jìn)行模擬加法運(yùn)算，最終由模擬加法器和模擬緩沖器電路將進(jìn)行模擬加法運(yùn)算后的高精度模擬電壓緩沖輸出。所述的主DAC還與第一具有偏移補(bǔ)償電路的運(yùn)算放大器、第二具有偏移補(bǔ)償電路的運(yùn)算放大器連接，所述的從DAC還與第三具有偏移補(bǔ)償電路的運(yùn)算放大器、第四具有偏移補(bǔ)償電路的運(yùn)算放大器連接；第一具有偏移補(bǔ)償電路的運(yùn)算放大器、第二具有偏移補(bǔ)償電路的運(yùn)算放大器用于在主DAC電壓輸入端形成電壓反饋第三具有偏移補(bǔ)償電路的運(yùn)算放大器、第四具有偏移補(bǔ)償電路的運(yùn)算放大器用于在從DAC的電壓輸入端形成電壓反饋；運(yùn)算放大器運(yùn)算放大器、、、的Vnin端與Vr基準(zhǔn)電壓端根據(jù)供電要求的不同連接高一致性正負(fù)電壓源的正電壓輸出端或者負(fù)電壓輸出端；Vpin端連接主DAC、從DAC的反饋電壓端；最終第一具有偏移補(bǔ)償電路的運(yùn)算放大器、第二具有偏移補(bǔ)償電路的運(yùn)算放大器將偏移補(bǔ)償后的電壓由VOUT端輸出電壓給主DAC的電壓輸入端；第三具有偏移補(bǔ)償電路的運(yùn)算放大器、第四具有偏移補(bǔ)償電路的運(yùn)算放大器將偏移補(bǔ)償后的電壓由VOUT端輸出電壓給從DAC的電壓輸入端。所述的高一致性正負(fù)電源的正電壓輸出端與第二具有偏移補(bǔ)償電路的運(yùn)算放大器、第三具有偏移補(bǔ)償電路的運(yùn)算放大器的正向輸入端連接，高一致性正負(fù)電源的負(fù)電壓輸出端與第一具有偏移補(bǔ)償電路的運(yùn)算放大器、第四具有偏移補(bǔ)償電路的運(yùn)算放大器的正向輸入端連接；第一具有偏移補(bǔ)償電路的運(yùn)算放大器的反向輸入端、輸出端與主DAC的一個輸入端連接，第二具有偏移補(bǔ)償電路的運(yùn)算放大器的反向輸入端、輸出端均與主DAC的另一個輸入端連接。所述的具有偏移補(bǔ)償電路的運(yùn)算放大器包括第一運(yùn)算放大器和偏移序瞬電路，第一運(yùn)算放大器由第一 PMOS晶體管、第二 PMOS晶體管、第一 NMOS晶體管、第二 NMOS晶體管、第四NMOS晶體管組成,第一運(yùn)算放大器產(chǎn)生DC輸入偏移，向第一運(yùn)算放大器輸入正向輸入信號Vpin、反向輸入信號Vnin以及偏置電壓VBIAS,輸出信號VOUT ;在第一運(yùn)算放大器中，第一 PMOS晶體管和第二 PMOS晶體管的特性與第一 NMOS晶體管和第二 NMOS晶體管的特性的偏差為產(chǎn)生DC輸入偏移的原因；偏移序瞬電路由第三PMOS晶體管、第三NMOS晶體管、第一開關(guān)、第二開關(guān)、第二放大器及第五電容、第六電容構(gòu)成；第三PMOS晶體管和第三NMOS晶體管構(gòu)成偏移檢測級用于檢測DC輸入偏移。所述的模擬信號處理電路由第三運(yùn)算放大器、第四運(yùn)算放大器、第五運(yùn)算放大器、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、可變電阻及第十三電容、第十四電容、第十五電容、第十六電容、第十七電容構(gòu)成；第三電阻、第四電阻的一端提供模擬信號TP1、TNl ;第三電阻、第四電阻的另一端分別連第三運(yùn)算放大器、第四運(yùn)算放大器的反向輸入端子；在上述第三運(yùn)算放大器的輸出端子與反向輸入端子之間并聯(lián)連接第五電阻和第十三電容，第三運(yùn)算放大器的正向輸入端子連接在基準(zhǔn)電壓源上；在上述第四運(yùn)算放大器的輸出端子與反向輸入端子之間并聯(lián)連接可變電阻和第十四電容，第四運(yùn)算放大器的正向輸入端子連接在基準(zhǔn)電壓源VREF上；在上述第三運(yùn)算放大器、第四運(yùn)算放大器的輸出端子上分別連接第六電阻、第七電阻的一端，第六電阻、第七電阻的另一端分別連接在第五運(yùn)算放大器的正向輸入端子和反向輸入端子上；在上述第五運(yùn)算放大器的正向輸入端子和基準(zhǔn)電壓源之間并聯(lián)連接電阻和電容；在上述第五運(yùn)算放大器的輸出端子和反向輸入端子之間并聯(lián)連接第九電阻和第十六電容；上述第五運(yùn)算放大器的輸出信號被提供給模擬加法器和輸出緩沖器。模擬加法器和輸出緩沖器包括第六運(yùn)算放大器、第十三電阻、第十四電阻、第十五電阻、第十七電容；上述第六運(yùn)算放大器的正向輸入端子連接在基準(zhǔn)電壓源上，在反向輸入端子上連接十三電阻、第十五電阻的一端；第十五電阻的另一端連接在上述第六運(yùn)算放大器的輸出端子上；在上述第六運(yùn)算放大器的輸出端子與反向輸入端子之間并聯(lián)連接第十四電阻和第十七電容；上述第六運(yùn)算放大器的輸出信號作為模擬輸出被提供給外部或者其他電路，同時，輸出信號提拱給A/D變換器。本發(fā)明的有益技術(shù)效果本發(fā)明采用DA-AD反饋思想，通過高精度DA、AD元件實(shí)現(xiàn)高精度電壓源。電路核心由兩個20位數(shù)模轉(zhuǎn)換器構(gòu)成一個主DAC和一個輔助DAC其輸出經(jīng)縮放和組合后產(chǎn)生更高的分辨率。主DAC輸出與經(jīng)衰減的輔助DAC輸出相加，使輔助DAC填補(bǔ)主DAC步長之間的分辨率間隙。本發(fā)明設(shè)計高一致性正負(fù)電壓源，高一致性正負(fù)電壓源輸出的正負(fù)電壓具有極高的跟隨效應(yīng)使正負(fù)電壓具有很高的一致性。高一致性正負(fù)電壓源輸入DAC時可以消除正負(fù)電壓不一致造成的精度損失。由于DAC輸入電壓具有反饋引腳，本發(fā)明設(shè)計了一種偏移補(bǔ)償電路的運(yùn)算放大器，偏移補(bǔ)償電路的運(yùn)算放大器具有偏移補(bǔ)償功能，接受高一致性正負(fù)電壓源輸入后不產(chǎn)生輸出偏執(zhí)，且能接受DAC的反饋輸入實(shí)現(xiàn)DAC的反饋電壓輸入。本發(fā)明為反饋式超高精度電壓源，反饋通過ADC、模擬加法器輸出緩沖器22及模擬衰減器26組成。反饋ADC采集模擬DAC輸出轉(zhuǎn)換為數(shù)字信號，通過數(shù)字處理后補(bǔ)償?shù)綇腄AC中，從DAC的模擬輸出通過模擬加法器23后與主DAC輸出疊加提高模擬輸出精度。組合后的DAC輸出只需要為單調(diào)性，但線性度無需極高，因為高性能是通過精密模數(shù)轉(zhuǎn)換器的恒定電壓反饋取得的。由于采用lppm DAC半導(dǎo)體處理器件，通過本發(fā)明設(shè)計的高一致性正負(fù)電壓源、偏移補(bǔ)償電路的運(yùn)算放大器、反饋電壓源回路使發(fā)明的電壓源精度可以高于lppm。


圖1為本發(fā)明所提的一種反饋式超高精度電壓源的系統(tǒng)框圖；圖2為本發(fā)明所提的高一致性正負(fù)電壓源的電路原理圖；圖3為本發(fā)明所提的具有偏移補(bǔ)償電路的運(yùn)算放大器的電路原理圖；圖4為本發(fā)明所提的基于AD5791的DAC電路的電路原理圖；圖5為本發(fā)明所提的閉環(huán)模擬信號處理電路的電路原理圖。圖中11為電源，12為主DAC，2為閉環(huán)模擬信號處理電路，21為模擬信號處理電路，22為模擬加法器和模擬緩沖器電路，23為A/D變換器，24為MCU，25為從DAC ；Al A4為具有偏移補(bǔ)償電路的運(yùn)算放大器；13 16、18為運(yùn)算放大器；Rl R9以及R13 R15為電阻；RV為可變電阻；Cl C17為電容。LI為電感。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)說明。如圖1所示，本發(fā)明所提的一種反饋式超高精度電壓源包括高一致性正負(fù)電源
11、主DAC12、第一具有偏移補(bǔ)償電路的運(yùn)算放大器Al、第二具有偏移補(bǔ)償電路的運(yùn)算放大器A2、閉環(huán)模擬信號處理電路2。閉環(huán)模擬信號處理電路2包括模擬信號處理電路21、模擬加法器和模擬緩沖器電路22、A/D變換器23、MCU 24、從DAC 25、第三具有偏移補(bǔ)償電路的運(yùn)算放大器A3、第四具有偏移補(bǔ)償電路的運(yùn)算放大器A4。如圖1所示，高一致性正負(fù)電源11的正電壓輸出端V+與運(yùn)算放大器A2、A3的正向輸入端⑴連接，高一致性正負(fù)電源11的負(fù)電壓輸出端V-與運(yùn)算放大器A1、A4的正向輸入端(+)連接。運(yùn)算放大器Al的反向輸入端(_)、輸出端與主DAC12的一個輸入端連接，運(yùn)算放大器A2的反向輸入端(_)、輸出端均與主DAC12的另一個輸入端連接。主DAC12的輸出端與模擬信號處理電路21的輸入端連接,模擬信號處理電路21的輸出端與模擬加法器和模擬緩沖器電路22的一個輸入端連接。模擬加法器和模擬緩沖器電路22的輸出端與A/D變換器23的輸入端連接，A/D變換器23的輸出端與MCU 24的輸入端連接，MCU 24的的輸出端從DAC 25的一個輸入端連接。運(yùn)算放大器A3的反向輸入端(_)、輸出端與從DAC25的一個輸入端連接,運(yùn)算放大器A4的反向輸入端(_)、輸出端均與從DAC 25的另一個輸入端連接。如圖1所示，高一致性正負(fù)電源11是為主DAC12、從DAC 25提供高一致性正負(fù)電源，高一致性正負(fù)電源11可以減小由于主DAC12、從DAC 25芯片正負(fù)供電電壓不一致造成的DAC輸出精度損失。高一致性正負(fù)電源11把外部輸入的正負(fù)電壓轉(zhuǎn)換為高一致性的正負(fù)電壓給主DAC12、從DAC 25供電。主DAC12是整個電壓源的電壓輸出源頭，外部控制信號驅(qū)動主DAC12輸出電壓。主DAC 12輸出電壓經(jīng)過閉環(huán)模擬信號處理電路2處理后最終輸出高精度電壓。閉環(huán)模擬信號處理電路2中的模擬信號處理電路21增強(qiáng)主DAC12輸出的模擬信號的信噪比，模擬信號處理電路21可以對主DAC12輸出的模擬信號進(jìn)行放大。經(jīng)過模擬信號處理電路21的電壓信號輸入模擬加法器和模擬緩沖器電路22中。經(jīng)過模擬加法器和模擬緩沖器電路22處理的電壓信號為電壓源的輸出電壓信號。通過A/D變換器23采集加法器和模擬緩沖器電路22的輸出電壓，將加法器和模擬緩沖器電路22輸出的模擬電壓信號轉(zhuǎn)變?yōu)閿?shù)字電壓信號。A/D變換器23的數(shù)字電壓信號輸出給MCU24，MCU24將A/D變換器23輸出的數(shù)字信號處理后輸入到從DAC25中控制從DAC25輸出電壓信號。從DAC25輸出的電壓信號在模擬加法器和模擬緩沖器電路22中與模擬信號處理電路21輸出的模擬信號進(jìn)行模擬加法運(yùn)算，最終由模擬加法器和模擬緩沖器電路22將進(jìn)行模擬加法運(yùn)算后的模擬電壓緩沖輸出。模擬加法器和模擬緩沖器電路22緩沖輸出的模擬電壓為本發(fā)明電壓源的輸出的高精度電壓。圖2為本發(fā)明所提供的一種高一致性正負(fù)電壓源11的電路圖。由于高精度DAC輸入電壓為正負(fù)電壓。正負(fù)電壓的一致性DAC輸出精度影響較大。正負(fù)電壓源包括電壓芯片正電壓芯片7810、負(fù)電壓芯片7910、電壓反饋運(yùn)放AD8065、第一分壓電阻R1、第二分壓電阻R2、第一濾波電容Cl、第二濾波電容C2、第三濾波電容C3、第四濾波電容C4。正電壓芯片7810的引腳VIN連接+15V電壓源，正電壓芯片7810的引腳VOUT和電壓反饋運(yùn)放AD8065的引腳VIN+均連接+IOV電壓源，負(fù)電壓芯片7910引腳VIN連接-15V電壓源，負(fù)電壓芯片7910的引腳VOUT和電壓反饋運(yùn)放AD8065的引腳VIN-均連接-1OV電壓源。負(fù)電壓芯片7910的引腳GND與電壓反饋運(yùn)放AD8065的引腳VOUT連接。第一分壓電阻Rl與第二分壓電阻R2串聯(lián)，第一濾波電容Cl與第二濾波電容C2串聯(lián)，第三濾波電容C3與第四濾波電容C4串聯(lián)，串聯(lián)后的三個電路并聯(lián)在+IOV電壓源與-1OV電壓源之間。第一分壓電阻Rl與第二分壓電阻R2的中心與電壓反饋運(yùn)放AD8065的引腳IN-連接，電壓反饋運(yùn)放AD8065的引腳IN-、正電壓芯片7810的引腳GND第一分壓電阻Rl的另一端均接地。
正電壓芯片7810、負(fù)電壓芯片7910輸出電壓通過第一分壓電阻Rl、第二分壓電阻R2分壓，電阻R1、R2為高精密電阻且阻值相等。電壓反饋運(yùn)放AD8065將R1、R2中心電壓與地進(jìn)行差分運(yùn)算，R1、R2中心電壓與地之間的電壓差值經(jīng)運(yùn)放AD8065后輸出到負(fù)電壓芯片7910的GND端進(jìn)行補(bǔ)償形成電壓閉環(huán)電路。圖2所示的電壓閉環(huán)電路輸出的正電壓+IOV與負(fù)電壓-1OV形成電壓跟隨，正負(fù)電壓的電壓值高度一致。高一致性正負(fù)電壓源11為主DAC12、從DAC 25提供正負(fù)電壓。高一致性正負(fù)電壓源11的正負(fù)電壓輸出給偏移補(bǔ)償電路的運(yùn)算放大器Al A4為主DAC12、從DAC 25提供高一致性電壓。本發(fā)明所提供的四個具有偏移補(bǔ)償電路的運(yùn)算放大器Al、A2、A3、A4的電路完全相同，其電路圖如圖3所示。具有偏移補(bǔ)償電路的運(yùn)算放大器包括第一運(yùn)算放大器和偏移序瞬電路。第一運(yùn)算放大器由第一 PMOS (P溝道型M0S)晶體管MP1、第二 PMOS晶體管MP2、第一 NMOS (N溝道型M0S)晶體管MN1、第二 NMOS晶體管MN2、第四NMOS晶體管MN4組成。第一運(yùn)算放大器產(chǎn)生DC輸入偏移，向第一運(yùn)算放大器輸入正向輸入信號Vpin、反向輸入信號Vnin以及偏置電壓VBIAS，輸出信號V0UT。在第一運(yùn)算放大器中，PMOS晶體管MPl和MP2的特性與NMOS晶體管麗I和麗2的特性的偏差成為產(chǎn)生DC輸入偏移的原因。偏移序瞬電路由第三PMOS晶體管MP3、第三NMOS晶體管MN3、第一開關(guān)SW1、第二開關(guān)SW2、第二放大器13及第五電容C5、第六電容C6構(gòu)成。晶體管MP3和麗3構(gòu)成偏移檢測級用于檢測DC輸入偏移。該偏移補(bǔ)償動作通過按照斬波時鐘把兩個開關(guān)SW1、SW2交替連接到swA側(cè)和swB側(cè)來實(shí)現(xiàn)，即，當(dāng)開關(guān)SW1、SW2被連接在swA側(cè)時，向晶體管麗I和麗3輸入相同的反向輸入信號Vnin。而且，通過第二放大器13來控制晶體管MPl的后柵極，以使晶體管MP3和麗3的輸出電平VOUT成為與基準(zhǔn)電壓Vr相同的電平。當(dāng)控制結(jié)束時，晶體管MPl和麗I的輸出電平成為與晶體管MP3和MN3的輸出電平相同的基準(zhǔn)電壓Vr。另一方面，當(dāng)開關(guān)SW1、SW2被連接在swB側(cè)時，向晶體管麗2和麗3輸入相同的正向輸入信號Vpin。而且，通過第二放大器13來控制晶體管MP2的后柵極以使晶體管MP3和麗3的輸出電平VOUT成為與基準(zhǔn)電壓Vr相同的電平。當(dāng)控制結(jié)束時，晶體管MP2和麗2的輸出電平成為與晶體管MP3和麗3的輸出電平VOUT相同的基準(zhǔn)電壓Vr。通過交替重復(fù)這兩個動作，晶體管MPl和麗I的輸出電平和晶體管MP2和麗2的輸出電平被控制為相同的基準(zhǔn)電壓Vr。由各自的DC輸入偏移所產(chǎn)生的誤差電壓作為控制晶體管MPl和MP2的后柵極端子的控制電壓的差被吸收，各自的DC輸入偏移被補(bǔ)償。而且由于在晶體管MPl和MP2的后柵極端子未被控制的情況下，各自的后柵極端子成為高阻杭狀態(tài)，因此為了保持控制電壓，而設(shè)置電容器C5、C6。C5和C6吸收斬波時鐘產(chǎn)生開關(guān)噪聲。圖3所示的具有偏移補(bǔ)償電路的運(yùn)算放大器Al A4用于主DAC12、從DAC25的電壓輸入端，具有偏移補(bǔ)償電路的運(yùn)算放大器Al A4具有極小的偏執(zhí)電壓。用于高精度DAC的電壓輸入端形成電壓反饋。圖3中Vnin端與Vr基準(zhǔn)電壓端根據(jù)供電要求的不同連接高一致性正負(fù)電壓源11的正電壓輸出端或者負(fù)電壓輸出端，Vpin端連接主DAC12、從DAC 25的反饋電壓端。最終偏移補(bǔ)償電路的運(yùn)算放大器Al A4由VOUT端輸出電壓給主DAC12、從DAC 25的電壓輸入端。圖4為本發(fā)明的DAC的電路。DAC采用20bit的高精度DAC芯片AD5791。DAC輸出電路由圖3中的具有偏移補(bǔ)償電路的運(yùn)算放大器A1、A2、電感L1、第七電容C7、第八電容C8、第九電容C9、第十電容C10、第i^一電容CU、第十二電容C12組成。高精度DA芯片AD5791的引腳VREFPS與運(yùn)算放大器Al的反向輸入端(_)連接，高精度DA芯片AD5791的引腳VREFPF與運(yùn)算放大器Al的輸出端連接，高一致性正負(fù)電源11的+IOV電壓輸出端與運(yùn)算放大器Al的正向輸入端(+)連接。第七電容C7的一端、第八電容C8的一端共同接地，第七電容C7的另一端與芯片AD5791的引腳IOVcc連接，第八電容C8的另一端和電感LI的一端均與芯片AD5791的引腳Vcc連接，電感LI的另一端連接
3.3V電壓源。第i^一電容C11、第十二電容C12并聯(lián)后一端與AD5791的引腳VDD連接，另一端接電壓源VDD，第i^一電容C11、第十二電容C12還接地。高精度DA芯片AD5791的引腳VREFNS與運(yùn)算放大器A2的反向輸入端(_)連接，高精度DA芯片AD5791的引腳VREFNF與運(yùn)算放大器A2的輸出端連接，高一致性正負(fù)電源11的-1OV電壓輸出端與運(yùn)算放大器A2的正向輸入端(+)連接。第十九電容C9、第十電容ClO并聯(lián)后一端與AD5791的引腳VSS連接，第十九電容C9、第十電容ClO另一端接地。SPI輸入的數(shù)字量通過DAC芯片AD5791將數(shù)字量轉(zhuǎn)換為模擬電壓輸出。圖4中A1、A2為具有偏移補(bǔ)償電路的運(yùn)算放大器，運(yùn)算放大器A1、A2與AD5791的VREFPF、VREFPS、VREFNF.VREFNS引腳形成輸入電壓反饋，減小輸入電壓對高精度DAC精度的影響。DAC在本發(fā)明電壓源中有兩次應(yīng)用，其中主DAC12輸入的控制信號為外部的控制信號，控制整個電壓源輸出電壓的大小。從DAC25的輸入信號 為通過MCU24處理過的數(shù)字電壓補(bǔ)償信號，從DAC25接受輸入后輸出模擬電壓。DAC25輸出電壓信號在模擬加法器和模擬緩沖器電路22中與模擬信號處理電路21輸出的模擬信號進(jìn)行模擬加法運(yùn)算后最終由模擬加法器和模擬緩沖器電路22將進(jìn)行模擬加法運(yùn)算后的模擬電壓緩沖輸出。圖5是為本發(fā)明的閉環(huán)模擬信號處理電路2的電路原理圖。閉環(huán)模擬信號處理電路2包模擬信號處理電路21、模擬加法器和模擬緩沖器電路22、A/D變換器23、MCU 24、從DAC 25。模擬信號處理電路21由第三運(yùn)算放大器14、第四運(yùn)算放大器15、第五運(yùn)算放大器16、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、可變電阻RV及第十三電容C13、第十四電容C14、第十五電容C15、第十六電容C16、第十七電容C17構(gòu)成。向上述電阻R3、R4的一端提供模擬信號TP1、TN1。電阻R3、R4的另一端上分別連接運(yùn)算放大器14、15的反向輸入端子(_)。在上述運(yùn)算放大器14的輸出端子與反向輸入端子㈠之間并聯(lián)連接電阻R5和電容C13，正向輸入端子⑴連接在基準(zhǔn)電壓源VREF(通常，電源電壓VDD/2電平)上。在上述運(yùn)算放大器15的輸出端子與反向輸入端子(-)之間并聯(lián)連接可變電阻RV和電容C14，正向輸入端子⑴連接在基準(zhǔn)電壓源VREF上。在上述運(yùn)算放大器14、15的輸出端子上分別連接電阻R6、R7的一端，電阻R6、R7的另一端分別連接在運(yùn)算放大器16的正向輸入端子(+)和反向輸入端子(_)上。在上述運(yùn)算放大器16的正向輸入端子⑴和基準(zhǔn)電壓源VREF之間并聯(lián)連接電阻R8和電容C15。而且，在上述運(yùn)算放大器16的輸出端子和反向輸入端子(-)之間并聯(lián)連接電阻R9和電容C16。而且，上述運(yùn)算放大器16的輸出信號被提供給模擬加法器和輸出緩沖器22。上述模擬加法器和輸出緩沖器22包括第六運(yùn)算放大器18、第十三電阻R13、第十四電阻R14、第十五電阻R15及第十七電容C17。上述運(yùn)算放大器18的正向輸入端子(+)連接在基準(zhǔn)電壓源VRE F上，在反向輸入端子(-)上連接電阻R13、R15的一端。電阻R15的另一端連接在上述運(yùn)算放大器16的輸出端子上。而且，在上述運(yùn)算放大器18的輸出端子與反向輸入端子(_)之間并聯(lián)連接電阻R14和電容C17。而且，上述運(yùn)算放大器18的輸出信號作為模擬輸出被提供給外部或者其他電路，同時，提拱給A/D變換器23。A/D變換器23的數(shù)據(jù)經(jīng)MCU 24處理后將數(shù)據(jù)傳遞給D/A變換器25。在圖5所示的電路中，模擬加法器和輸出緩沖器22成為極性相反的緩沖器，其增益由電阻R13與R14的電阻值之比來決定，其增益為Ko = -R14/R13。而且，電阻R15和電阻R13分別連接模擬信號處理電路21的輸出端和從DAC25的輸出端，將兩個輸出端的信號相加，即此時模擬加法器和輸出緩沖器22以模擬加法器狀態(tài)工作。而且，模擬信號處理電路21的輸出信號所輸入側(cè)的輸出緩沖器的增益Km = -R14/R15。偏移補(bǔ)償側(cè)的增益Ko和模擬信號處理電路21的輸出側(cè)的增益Km不需要是相同的。通過調(diào)整Km與Ko可以獲得不同放大倍數(shù)的電壓輸出。閉環(huán)模擬信號處理電路2的TNI端接地，TPI連接主DAC 12輸出的模擬電壓。閉環(huán)模擬信號處理電路2的輸出端為本法明輸出的高精度電壓。根據(jù)上述這樣的構(gòu)成，由于使用運(yùn)算放大器減小了電路的復(fù)雜程度。上面結(jié)合附圖和實(shí)施例對本發(fā)明作了詳細(xì)說明，但是本發(fā)明并不限于上述實(shí)施例，在本領(lǐng)域普通技術(shù)人員所具備的知識范圍內(nèi)，還可以在不脫離本發(fā)明宗旨的前提下作出各種變化。本發(fā)明中未作詳細(xì)描述的內(nèi)容均可以采用現(xiàn)有技術(shù)。
權(quán)利要求
1.一種反饋式超高精度電壓源，其特征在于它包括高一致性正負(fù)電源(11)、主DAC(12)、閉環(huán)模擬信號處理電路(2)，高一致性正負(fù)電源(11)的正電壓輸出端和負(fù)電壓輸出端均與主DAC(12)、閉環(huán)模擬信號處理電路⑵的一個輸入端連接；主DAC(12)的輸出端與閉環(huán)模擬信號處理電路(2)的另一個輸入端連接；高一致性正負(fù)電源(11)把外部輸入的正負(fù)電壓轉(zhuǎn)換為高一致性的正負(fù)電壓給主DAC(12)、閉環(huán)模擬信號處理電路⑵供電；±DAC(12)是整個電壓源的電壓輸出源頭，外部控制信號驅(qū)動主DAC(12)輸出電壓；主DAC(12)輸出電壓經(jīng)過閉環(huán)模擬信號處理電路(2)處理后最終輸出高精度電壓。
2.根據(jù)權(quán)利要求1所述的一種反饋式超高精度電壓源，其特征在于所述的閉環(huán)模擬信號處理電路(2)包括模擬信號處理電路(21)、模擬加法器和模擬緩沖器電路(22)、A/D變換器(23)、MCU (24)、從DAC (25)，主DAC (12)的輸出端與模擬信號處理電路(21)的輸入端連接，模擬信號處理電路(21)的輸出端與模擬加法器和模擬緩沖器電路(22)的一個輸入端連接；模擬加法器和模擬緩沖器電路(22)的輸出端一次與A/D變換器(23)、MCU(24)、從DAC(25)連接；從DAC(25)的輸出端與模擬加法器和模擬緩沖器電路(22)的另一個輸入端連接；高一致性正負(fù)電源(11)的正電壓輸出端和負(fù)電壓輸出端均與主DAC(12)、從DAC(25)的一個輸入端連接；閉環(huán)模擬信號處理電路(2)中的模擬信號處理電路(21)增強(qiáng)主DAC(12)輸出的模擬信號的信噪比、并對主DAC(12)輸出的模擬信號進(jìn)行放大；經(jīng)過模擬信號處理電路(21)的電壓信號輸入模擬加法器和模擬緩沖器電路(22)中；經(jīng)過模擬加法器和模擬緩沖器電路(22)處理的電壓信號為電壓源的輸出電壓信號；通過A/D變換器(23)采集加法器和模擬緩沖器電路(22)的輸出電壓，將加法器和模擬緩沖器電路(22)輸出的模擬電壓信號轉(zhuǎn)變?yōu)閿?shù)字電壓信號；A/D變換器(23)的數(shù)字電壓信號輸出給(MCU24)，(MCU24)將A/D變換器(23)輸出的數(shù)字信號處理后輸入到從DAC (25)中控制從DAC (25)輸出電壓信號；WDAC(25)輸出的電壓信號在模擬加法器和模擬緩沖器電路(22)中與模擬信號處理電路(21)輸出的模擬信號進(jìn)行模擬加法運(yùn)算，最終由模擬加法器和模擬緩沖器電路(22)將進(jìn)行模擬加法運(yùn)算后的高精度模擬電壓緩沖輸出。
3.根據(jù)權(quán)利要求2所述的一種反饋式超高精度電壓源，其特征在于所述的主DAC(12)還與第一具有偏移補(bǔ)償電路的運(yùn)算放大器(Al)、第二具有偏移補(bǔ)償電路的運(yùn)算放大器(A2)連接，所述的從DAC (25)還與第三具有偏移補(bǔ)償電路的運(yùn)算放大器(A3)、第四具有偏移補(bǔ)償電路的運(yùn)算放大器(A4)連接；第一具有偏移補(bǔ)償電路的運(yùn)算放大器(Al)、第二具有偏移補(bǔ)償電路的運(yùn)算放大器(A2)用于在主DAC(12)電壓輸入端形成電壓反饋第三具有偏移補(bǔ)償電路的運(yùn)算放大器(A3)、第四具有偏移補(bǔ)償電路的運(yùn)算放大器(A4)用于在從DAC(25)的電壓輸入端形成電壓反饋；運(yùn)算放大器運(yùn)算放大器(Al)、(A2)、(A3)、(A4)的Vnin端與Vr基準(zhǔn)電壓端根據(jù)供電要求的不同連接高一致性正負(fù)電壓源(11)的正電壓輸出端或者負(fù)電壓輸出端；Vpin端連接主DAC(12)、從DAC(25)的反饋電壓端；最終第一具有偏移補(bǔ)償電路的運(yùn)算放大器(Al)、第二具有偏移補(bǔ)償電路的運(yùn)算放大器(A2)將偏移補(bǔ)償后的電壓由VOUT端輸出電壓給主DAC (12)的電壓輸入端；第三具有偏移補(bǔ)償電路的運(yùn)算放大器(A3)、第四具有偏移補(bǔ)償電路的運(yùn)算放大器(A4)將偏移補(bǔ)償后的電壓由VOUT端輸出電壓給從DAC (25)的電壓輸入端。
4.根據(jù)權(quán)利要求3所述的一種反饋式超高精度電壓源，其特征在于所述的高一致性正負(fù)電源(11)的正電壓輸出端與第二具有偏移補(bǔ)償電路的運(yùn)算放大器(A2)、第三具有偏移補(bǔ)償電路的運(yùn)算放大器(A3)的正向輸入端連接，高一致性正負(fù)電源(11)的負(fù)電壓輸出端與第一具有偏移補(bǔ)償電路的運(yùn)算放大器(Al)、第四具有偏移補(bǔ)償電路的運(yùn)算放大器(A4)的正向輸入端連接；第一具有偏移補(bǔ)償電路的運(yùn)算放大器(Al)的反向輸入端、輸出端與主DAC(12)的一個輸入端連接,第二具有偏移補(bǔ)償電路的運(yùn)算放大器的反向輸入端、輸出端均與主DAC(12)的另一個輸入端連接。
5.根據(jù)權(quán)利要求4所述的一種反饋式超高精度電壓源，其特征在于所述的具有偏移補(bǔ)償電路的運(yùn)算放大器包括第一運(yùn)算放大器和偏移序瞬電路，第一運(yùn)算放大器由第一 PMOS晶體管(MPl)、第二 PMOS晶體管(MP2)、第一 NMOS晶體管(MNl)、第二NMOS晶體管(MN2)、第四NMOS晶體管(MN4)組成,第一運(yùn)算放大器產(chǎn)生DC輸入偏移，向第一運(yùn)算放大器輸入正向輸入信號Vpin、反向輸入信號Vnin以及偏置電壓VBIAS,輸出信號VOUT ;在第一運(yùn)算放大器中，第一 PMOS晶體管(MPl)和第二 PMOS晶體管(MP2)的特性與第一 NMOS晶體管(MNl)和第二 NMOS晶體管(MN2)的特性的偏差為產(chǎn)生DC輸入偏移的原因；偏移序瞬電路由第三PMOS晶體管(MP3)、第三NMOS晶體管(MN3)、第一開關(guān)(SWl)、第二開關(guān)(SW2)、第二放大器(13)及第五電容(C5)、第六電容(C6)構(gòu)成；第三PMOS晶體管(MP3)和第三NMOS晶體管(MN3)構(gòu)成偏移檢測級用于檢測DC輸入偏移。
6.根據(jù)權(quán)利要求5所述的一種反饋式超高精度電壓源，其特征在于所述的模擬信號處理電路(21)由第三運(yùn)算放大器(14)、第四運(yùn)算放大器(15)、第五運(yùn)算放大器(16)、第三電阻(R3)、第四電阻(R4)、第五電阻(R5)、第六電阻(R6)、第七電阻(R7)、第八電阻(R8)、第九電阻(R9)、可變電阻(RV)及第十三電容(C13)、第十四電容(C14)、第十五電容(C15)、第十六電容(C16)、第十七電容(C17)構(gòu)成；第三電阻(R3)、第四電阻(R4)的一端提供模擬信號TPUTNl ;第三電阻(R3)、第四電阻(R4)的另一端分別連第三運(yùn)算放大器(14)、第四運(yùn)算放大器(15)的反向輸入端子；在上述第三運(yùn)算放大器(14)的輸出端子與反向輸入端子之間并聯(lián)連接第五電阻(R5)和第十三電容(C13)，第三運(yùn)算放大器(14)的正向輸入端子連接在基準(zhǔn)電壓源(VREF)上；在上述第四運(yùn)算放大器(15)的輸出端子與反向輸入端子之間并聯(lián)連接可變電阻(RV)和第十四電容(C14)，第四運(yùn)算放大器(15)的正向輸入端子連接在基準(zhǔn)電壓源VREF上；在上述第三運(yùn)算放大器(14)、第四運(yùn)算放大器(15)的輸出端子上分別連接第六電阻(R6)、第七電阻(R7)的一端，第六電阻(R6)、第七電阻(R7)的另一端分別連接在第五運(yùn)算放大器(16)的正向輸入端子和反向輸入端子上；在上述第五運(yùn)算放大器(16)的正向輸入端子和基準(zhǔn)電壓源(VREF)之間并聯(lián)連接電阻(R8)和電容(C15)；在上述第五運(yùn)算放大器(16)的輸出端子和反向輸入端子之間并聯(lián)連接第九電阻(R9)和第十六電容(C16);上述第五運(yùn)算放大器(16)的輸出信號被提供給模擬加法器和輸出緩沖器(22)。
7.根據(jù)權(quán)利要求6所述的一種反饋式超高精度電壓源，其特征在于所述的模擬加法器和輸出緩沖器(22)包括第六運(yùn)算放大器(18)、第十三電阻(R13)、第十四電阻(R14)、第十五電阻(R15)、第十七電容(C17);上述第六運(yùn)算放大器(18)的正向輸入端子連接在基準(zhǔn)電壓源(VREF)上，在反向輸入端子(_)上連接十三電阻(R13)、第十五電阻(R15)的一端；第十五電阻(R15)的另一端連接在上述第六運(yùn)算放大器(16)的輸出端子上；在上述第六運(yùn)算放大器(18)的輸出端子與反向輸入端子之間并聯(lián)連接第十四電阻(R14)和第十七電容(C17);上述第六運(yùn)算放大器(18)的輸出信號作為模擬輸出被提供給外部或者其他電路，同時， 輸出信號提拱給A/D變換器(23)。
全文摘要
本發(fā)明涉及一種電壓源，具體涉及一種超1ppm反饋式超高精度電壓源，它包括高一致性正負(fù)電源、主DAC、閉環(huán)模擬信號處理電路，高一致性正負(fù)電源的正電壓輸出端和負(fù)電壓輸出端均與主DAC、閉環(huán)模擬信號處理電路的一個輸入端連接；主DAC的輸出端與閉環(huán)模擬信號處理電路的另一個輸入端連接；高一致性正負(fù)電源把外部輸入的正負(fù)電壓轉(zhuǎn)換為高一致性的正負(fù)電壓給主DAC、閉環(huán)模擬信號處理電路供電；主DAC是整個電壓源的電壓輸出源頭，外部控制信號驅(qū)動主DAC輸出電壓；主DAC輸出電壓經(jīng)過閉環(huán)模擬信號處理電路處理后最終輸出高精度電壓。該電壓源結(jié)構(gòu)簡單，成本低，無需校準(zhǔn)或持續(xù)監(jiān)控，簡單易用。
文檔編號G05F1/567GK103064456SQ20111032526
公開日2013年4月24日 申請日期2011年10月24日 優(yōu)先權(quán)日2011年10月24日
發(fā)明者房遠(yuǎn)勇, 呂俊, 宋慧, 葉童林, 于宏偉, 袁怡諍, 丁竹生 申請人:北京強(qiáng)度環(huán)境研究所, 北京航天斯達(dá)新技術(shù)裝備公司, 天津航天斯達(dá)新技術(shù)裝備有限公司, 中國運(yùn)載火箭技術(shù)研究院