專利名稱：基于dsp 與fpga 的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)的制作方法
基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)技術(shù)領(lǐng)域
本發(fā)明屬于實(shí)時(shí)數(shù)據(jù)采集與處理技術(shù)領(lǐng)域，特別涉及一種基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)。
背景技術(shù)：
數(shù)據(jù)采集與處理技術(shù)是信息科學(xué)的一個(gè)重要分支，它研究信息數(shù)據(jù)的采集、存儲(chǔ)、 處理以及控制等過程中的技術(shù)。在計(jì)算機(jī)廣泛應(yīng)用的今天，數(shù)據(jù)采集在多個(gè)領(lǐng)域有著十分重要的應(yīng)用，它是計(jì)算機(jī)與外部物理世界連接的橋梁。尤其是在對信息實(shí)時(shí)性要求較高或者惡劣的環(huán)境中更突出其應(yīng)用的必要性。由于數(shù)據(jù)采集與處理技術(shù)的應(yīng)用范圍越來越寬， 所涉及的信號(hào)源類型越來越多，被采集的數(shù)據(jù)是已被轉(zhuǎn)換為電信號(hào)的各種物理量，如溫度、 壓力、密度、速度、電流、電壓等，可以是模擬量，也可以是數(shù)字量。
在電力系統(tǒng)中，需要監(jiān)測開關(guān)本體的各種狀態(tài)且監(jiān)測項(xiàng)目種類繁多且數(shù)據(jù)量龐大如斷路器機(jī)械特性，分合閘速度及電流，觸頭溫度和電機(jī)輸出軸扭矩，全封閉式開關(guān)氣室內(nèi)SF6的溫度、密度、壓力，局部放電等狀態(tài)。另外，電力系統(tǒng)中開關(guān)狀態(tài)的監(jiān)測需要很高的實(shí)時(shí)性，一旦出現(xiàn)異常，測控保護(hù)裝置應(yīng)立即作出反應(yīng)。目前開關(guān)在線監(jiān)測系統(tǒng)由于采用單一處理器，采集的信號(hào)量和處理速度有限，需要高性能的CPU來完成龐大的數(shù)據(jù)量處理算法，新的項(xiàng)目需對系統(tǒng)重新設(shè)計(jì)，不能擴(kuò)展，且裝置出現(xiàn)問題需更換整套設(shè)備。發(fā)明內(nèi)容
針對現(xiàn)有裝置的不足，本發(fā)明的目的在于提供一種能夠?qū)崿F(xiàn)多通道采集、可擴(kuò)展、 實(shí)時(shí)性高和數(shù)據(jù)處理能力強(qiáng)的基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案
一種基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)，包括模擬信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、FPGA數(shù)據(jù)采集模塊、預(yù)留通道、DSP模塊、串轉(zhuǎn)并模塊和通信模塊；所述模擬信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、FPGA采集模塊、DSP模塊和通信模塊依次連接，所述串轉(zhuǎn)并模塊、 FPGA采集模塊通過數(shù)據(jù)總線、地址總線和控制線與DSP模塊進(jìn)行信息交互，所述預(yù)留通道與FPGA數(shù)據(jù)采集模塊直連。
所述開關(guān)設(shè)備在線監(jiān)測系統(tǒng)還包括電流傳感器、電壓傳感器、光柵編碼器和SF6狀態(tài)監(jiān)測模塊，所述電流傳感器、電壓傳感器連接所述模擬信號(hào)調(diào)理模塊，所述光柵編碼器連接所述FPGA數(shù)據(jù)采集模塊，所述SF6狀態(tài)監(jiān)測模塊連接所述串轉(zhuǎn)并模塊。
所述SF6狀態(tài)監(jiān)測模塊包括檢測SF6氣體的溫度傳感器、密度傳感器和壓力傳感器；所述溫度傳感器、密度傳感器和壓力傳感器均連接所述串轉(zhuǎn)并模塊。
所述開關(guān)設(shè)備在線監(jiān)測系統(tǒng)還包括SRAM、SDRAM、NOR FLASH和NAND FLASH ；所述 FPGA采集模塊連接所述SRAM ；所述DSP模塊連接所述SDRAM、NOR FLASH和NAND FLASH。
所述DSP模塊采用型號(hào)為TMS320VC5509A的芯片，所述FPGA數(shù)據(jù)采集模塊采用型號(hào)為EP2C8Q208I8的芯片，所述SRAM采用型號(hào)為IS61WV25616BLL/BLS的芯片，所述A/D轉(zhuǎn)換芯片采用型號(hào)為MAXl 1046的芯片，所述SDRAM采用型號(hào)為Μ48ΙΧ4Μ16Α2的芯片，所述 NOR FLASH采用型號(hào)為S^AL008J的芯片，所述NAND FLASH采用型號(hào)為K9F2G08U0B的芯片，所述通信模塊采用型號(hào)為DM9000的芯片。
SF6狀態(tài)監(jiān)測模塊輸出的數(shù)據(jù)以MOUBUS串行通訊協(xié)議送入串轉(zhuǎn)并模塊。
由上述技術(shù)方案可知，本發(fā)明積極進(jìn)步效果在于一、采用FPGA和DSP采取數(shù)據(jù)總線、地址總線和控制線進(jìn)行信息交互，模塊化程度高、通用性強(qiáng)，預(yù)留通道的設(shè)計(jì)思想使系統(tǒng)可擴(kuò)展，只要FPGA的I/O管腳豐富，可以實(shí)現(xiàn)目前開關(guān)的所有在線監(jiān)測項(xiàng)目，配置靈活， 且哪個(gè)模塊出現(xiàn)問題只需更換該模塊而不對整個(gè)系統(tǒng)造成影響，利于設(shè)備維護(hù)與修理；二、 DSP發(fā)揮其數(shù)據(jù)處理優(yōu)勢，滿足電力系統(tǒng)在線監(jiān)測專家算法和實(shí)時(shí)性要求；三、模擬信號(hào)與數(shù)字信號(hào)分開處理，避免了模擬信號(hào)對數(shù)字信號(hào)的干擾，增強(qiáng)了數(shù)據(jù)采集的可靠性。
本發(fā)明利用現(xiàn)場可編程門陣列FPGA和高性能的數(shù)字信號(hào)處理器DSP實(shí)現(xiàn)數(shù)據(jù)的存取、判定、處理、打包上報(bào)，運(yùn)行速度塊，滿足電力系統(tǒng)監(jiān)測的實(shí)時(shí)性要求；數(shù)據(jù)采集和處理采用模塊化設(shè)計(jì)的思想，所有的模擬量、數(shù)字量的采集均在以FPGA芯片為核心的采集大模塊控制下完成，采樣速度快、精度高，配置靈活，通道數(shù)可擴(kuò)展；DSP低功耗高性能，數(shù)據(jù)處理能力強(qiáng)，能夠?qū)崿F(xiàn)電力設(shè)備在線監(jiān)測系統(tǒng)的專家算法；FPGA和DSP各自獨(dú)立運(yùn)行，發(fā)揮兩者的優(yōu)勢，通過數(shù)據(jù)總線、地址總線和控制線實(shí)現(xiàn)信息交互來完成整個(gè)系統(tǒng)的功能；模擬信號(hào)與數(shù)字信號(hào)分開處理，避免了模擬信號(hào)對數(shù)字信號(hào)的干擾，增強(qiáng)了數(shù)據(jù)采集的可靠性。


圖1是本發(fā)明的系統(tǒng)框圖。
圖2是本發(fā)明數(shù)據(jù)采集大模塊和數(shù)據(jù)處理大模塊信息交互圖。
具體實(shí)施方式
下面結(jié)合系統(tǒng)框圖給出本發(fā)明具體實(shí)施方式
，詳細(xì)說明本發(fā)明的技術(shù)方案。
如圖1所示，本發(fā)明基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)，包括DSP模塊、 FPGA數(shù)據(jù)采集模塊、預(yù)留通道、電流、電壓傳感器、信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、光柵編碼器、SF6狀態(tài)監(jiān)測模塊、串轉(zhuǎn)并模塊、通信模塊以及多片外圍存儲(chǔ)芯片模塊等。
如圖1所示，本發(fā)明一優(yōu)選的實(shí)施例中需要采集的數(shù)據(jù)有模擬量和數(shù)字量，模擬量即開關(guān)操作機(jī)構(gòu)的一分電流、二分電流、合閘電流、儲(chǔ)能電機(jī)電流4路電流量，數(shù)字量即測量操作機(jī)構(gòu)機(jī)械特性的光柵編碼器送出的數(shù)字量、SF6狀態(tài)監(jiān)測探頭(溫度、密度、濕度、 壓力等傳感器)送出的數(shù)字量。其中，4路電流模擬量先經(jīng)信號(hào)調(diào)理模塊處理，再通過A/D 轉(zhuǎn)換(型號(hào)MAX11046)模塊變?yōu)閿?shù)字量送入FPGA ；光柵編碼器出來的數(shù)字量經(jīng)數(shù)字接口送入FPGA ；SF6狀態(tài)監(jiān)測模塊輸出的數(shù)據(jù)量小，以MOUBUS串行通訊協(xié)議送入串轉(zhuǎn)并模塊，由串轉(zhuǎn)并模塊輸出給DSP。
如圖1及圖2所示，F(xiàn)PGA外接2塊SRAM用來實(shí)時(shí)緩存數(shù)模轉(zhuǎn)換后的數(shù)據(jù)和數(shù)字信號(hào)量，當(dāng)采集完4路的電流信息和光柵編碼器的信息后，就向DSP發(fā)送中斷請求上傳數(shù)據(jù)， 得到DSP的允許后開始通過數(shù)據(jù)總線、地址總線和控制線向DSP上傳采集到的數(shù)據(jù)。
如圖1所示，DSP外接了 3塊存儲(chǔ)芯片，1塊SDRAM用來處理FPGA上報(bào)的數(shù)據(jù)和 SF6狀態(tài)監(jiān)測探頭上報(bào)的狀態(tài)數(shù)據(jù)信息；1塊NOR FLASH用來存儲(chǔ)DSP程序，DSP的啟動(dòng)采用NOR FLASH啟動(dòng)，DSP上電啟動(dòng)時(shí)，從NOR FLASH中讀取程序放入內(nèi)存中執(zhí)行；1塊NAND FLASH用來永久存儲(chǔ)采集的數(shù)據(jù)信息。DSP接收到FPGA或者串轉(zhuǎn)并模塊發(fā)送的中斷后，判斷所采集的數(shù)據(jù)信息，緩存在SDRAM，進(jìn)行數(shù)據(jù)的判定和數(shù)據(jù)處理判斷是否開關(guān)狀態(tài)異常， 實(shí)施在線監(jiān)測，得出判據(jù)和結(jié)論，然后將原始數(shù)據(jù)、判據(jù)和結(jié)論打包，通過通信模塊以UDP/ IP或者TCP/IP(根據(jù)客戶要求)協(xié)議通過工業(yè)以太網(wǎng)上報(bào)給上位機(jī)，同時(shí)將數(shù)據(jù)和判據(jù)、結(jié)論存儲(chǔ)到DSP模塊的NAND FLASH。
圖2示出本發(fā)明數(shù)據(jù)采集大模塊和數(shù)據(jù)處理大模塊信息交互圖。以FPGA為核心的數(shù)據(jù)采集大模塊由圖中下方虛框圖示出。本實(shí)施例中，電流、電壓傳感器，光柵編碼器和預(yù)留端口的采集信號(hào)量均由FPGA對其進(jìn)行配置、采集和控制，采集完成后，F(xiàn)PGA經(jīng)控制線向DSP發(fā)出中斷請求上報(bào)數(shù)據(jù)和獲取數(shù)據(jù)、地址總線和控制線，DSP應(yīng)答中斷，F(xiàn)PGA停止采集任務(wù)，并將數(shù)據(jù)總線和地址總線連接到SRAM的數(shù)據(jù)總線和地址總線上，DSP啟動(dòng)讀時(shí)序， 上傳數(shù)據(jù)。當(dāng)系統(tǒng)需要添加新的信號(hào)量時(shí)，只需要在預(yù)留端口前增加新信號(hào)量的處理模塊， 再引入預(yù)留端子排，進(jìn)入FPGA通過軟件處理就可以完成系統(tǒng)在線監(jiān)測項(xiàng)目的擴(kuò)展。串轉(zhuǎn)并模塊也通過數(shù)據(jù)總線、地址總線和控制線將采集到的數(shù)據(jù)上報(bào)給DSP。上方虛框圖示出數(shù)據(jù)處理大模塊，DSP獲取數(shù)據(jù)后，跳出中斷，獨(dú)立完成數(shù)據(jù)處理工作。
權(quán)利要求
1.一種基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)，其特征在于包括模擬信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、FPGA數(shù)據(jù)采集模塊、預(yù)留通道、DSP模塊、串轉(zhuǎn)并模塊和通信模塊；所述模擬信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、FPGA采集模塊、DSP模塊和通信模塊依次連接，所述串轉(zhuǎn)并模塊、FPGA采集模塊通過數(shù)據(jù)總線、地址總線和控制線與DSP模塊進(jìn)行信息交互，所述預(yù)留通道與FPGA數(shù)據(jù)采集模塊直連。
2.根據(jù)權(quán)利要求1所述的基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)，其特征在于 所述開關(guān)設(shè)備在線監(jiān)測系統(tǒng)還包括電流傳感器、電壓傳感器、光柵編碼器和SF6狀態(tài)監(jiān)測模塊，所述電流傳感器、電壓傳感器連接所述模擬信號(hào)調(diào)理模塊，所述光柵編碼器連接所述 FPGA數(shù)據(jù)采集模塊，所述SF6狀態(tài)監(jiān)測模塊連接所述串轉(zhuǎn)并模塊。
3.根據(jù)權(quán)利要求2所述的基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)，其特征在于所述SF6狀態(tài)監(jiān)測模塊包括檢測SF6氣體的溫度傳感器、密度傳感器和壓力傳感器；所述溫度傳感器、密度傳感器和壓力傳感器均連接所述串轉(zhuǎn)并模塊。
4.根據(jù)權(quán)利要求1所述的基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)，其特征在于所述開關(guān)設(shè)備在線監(jiān)測系統(tǒng)還包括SRAM、SDRAM、NOR FLASH和NAND FLASH ；所述FPGA采集模土夬連接所述SRAM ；所述DSP模塊連接所述SDRAM、NOR FLASH和NAND FLASH。
5.根據(jù)權(quán)利要求4所述的基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)，其特征在于 所述DSP模塊采用型號(hào)為TMS320VC5509A的芯片，所述FPGA數(shù)據(jù)采集模塊采用型號(hào)為 EP2C8Q208I8的芯片，所述SRAM采用型號(hào)為IS61WV25616BLL/BLS的芯片，所述A/D轉(zhuǎn)換芯片采用型號(hào)為MAXl 1046的芯片，所述SDRAM采用型號(hào)為Μ48ΙΧ4Μ16Α2的芯片，所述NOR FLASH采用型號(hào)為S29AL008J的芯片，所述NAND FLASH采用型號(hào)為K9F2G08U0B的芯片，所述通信模塊采用型號(hào)為DM9000的芯片。
6.根據(jù)權(quán)利要求1所述的基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)，其特征在于=SF6 狀態(tài)監(jiān)測模塊輸出的數(shù)據(jù)以MOUBUS串行通訊協(xié)議送入串轉(zhuǎn)并模塊。
全文摘要
本發(fā)明公開一種基于DSP與FPGA的開關(guān)設(shè)備在線監(jiān)測系統(tǒng)，包括模擬信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、FPGA數(shù)據(jù)采集模塊、預(yù)留通道、DSP模塊、串轉(zhuǎn)并模塊和通信模塊；所述模擬信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、FPGA采集模塊、DSP模塊和通信模塊依次連接，所述串轉(zhuǎn)并模塊連接所述DSP模塊。本發(fā)明利用FPGA和DSP實(shí)現(xiàn)數(shù)據(jù)的存取、判定、處理、打包上報(bào)，運(yùn)行速度快，滿足電力系統(tǒng)監(jiān)測的實(shí)時(shí)性要求；FPGA和DSP各自獨(dú)立運(yùn)行，發(fā)揮兩者的優(yōu)勢，通過數(shù)據(jù)總線、地址總線和控制線實(shí)現(xiàn)信息交互來完成整個(gè)系統(tǒng)的功能；模擬信號(hào)與數(shù)字信號(hào)分開處理，避免了模擬信號(hào)對數(shù)字信號(hào)的干擾，增強(qiáng)了數(shù)據(jù)采集的可靠性。
文檔編號(hào)G05B19/418GK102508467SQ20111031577
公開日2012年6月20日 申請日期2011年10月18日 優(yōu)先權(quán)日2011年10月18日
發(fā)明者彭攀, 曾林翠, 白世軍, 石楠 申請人:中國西電電氣股份有限公司