專利名稱：一種低功耗線性低壓差穩(wěn)壓器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電氣裝置領(lǐng)域，尤其涉及一種低功耗線性低壓差穩(wěn)壓器電路。
背景技術(shù)：
現(xiàn)代社會里，涌現(xiàn)了越來越多的手持電子產(chǎn)品，這些產(chǎn)品大都采用電池供電。電池作為一種電源，其輸出電壓在使用周期內(nèi)不是固定不變的，而是隨著使用時間而逐漸下降。 且電池電壓通常都高于芯片的正常工作電壓，例如一些應(yīng)用里電池電壓為3. 6V，而芯片內(nèi)電路的工作電壓只要2. 5V就夠了。這種情況下，芯片內(nèi)就需要集成一個線性低壓差穩(wěn)壓器 (LD0)，保證只要電池電壓高于2. 5V，LDO即輸出穩(wěn)定的2. 5V，使得電路可以安全可靠地運行。常見的LDO電路如圖1所示VDD為輸入電源，VOUT為輸出電壓，VREF為輸入基準(zhǔn)電壓。誤差放大器AMP通過負(fù)反饋使得AMP兩個輸入端的電壓趨于一致。則輸出電壓 VOUT=VREF*(Rl+R2)/R2。使用電池的手持電子產(chǎn)品對功耗有苛刻的要求，功耗越小就意味著電池可以工作更長的時間。LDO電路作為一個需要始終工作的模塊，其靜態(tài)功耗的大小是很重要的。很多應(yīng)用會要求LDO自身消耗的電流在0. 5uA以內(nèi)。圖1中LDO消耗的電流分布在AMP和電阻 (R1、R2)支路上。AMP消耗的電流可通過減小偏置電流源來降低，電阻支路上的電流只能通過加大Rl、R2這兩個電阻實現(xiàn)。假設(shè)LDO的輸出VOUT為2. 5V，要求電阻支路上的電流為 0. luA，那么電阻Rl加R2要達到25M歐姆。在芯片內(nèi)部，這么大的電阻會占用相當(dāng)大的面積。因此在設(shè)計LDO的時候就帶來了一對矛盾，即低功耗和面積的矛盾。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對現(xiàn)有技術(shù)的不足，提供一種低功耗線性低壓差穩(wěn)壓器電路。本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的一種低功耗線性低壓差穩(wěn)壓器電路，其特征在于，它包括誤差放大器U2、PMOS管、電流源IB和四個NMOS管等；其中，誤差放大器U2的負(fù)輸入端作為低功耗線性低壓差穩(wěn)壓器電路的輸入端VREF，第三NMOS管N3 的漏極和第二 NMOS管N2的源極一起連到誤差放大器U2的正輸入端，第三NMOS管N3的柵極、第四NMOS管N4的柵極和漏極一起連到電流源IB的一端，電流源IB的另一端連到電源 VDD ；第三NMOS管N3和第四NMOS管N4的源極均接地；第二 NMOS管N2的柵極和漏極一起連到第一 NMOS管m的源極，第一 NMOS管m的柵極和漏極一起到PMOS管P2的漏極，并且作為低功耗線性低壓差穩(wěn)壓器電路的輸出端VOUT ；PMOS管的源極連到電源VDD，柵極連到誤差放大器U2的輸出端。本發(fā)明的有益效果是本發(fā)明的低功耗線性低壓差穩(wěn)壓器電路通過采用NMOS管代替電阻，與現(xiàn)有技術(shù)相比，功耗更低，面積更小。


圖1為現(xiàn)有線性低壓差穩(wěn)壓器的電路圖； 圖2為本發(fā)明線性低壓差穩(wěn)壓器的電路圖。
具體實施例方式本發(fā)明提出了一種新的兼顧低功耗和面積的低功耗線性低壓差穩(wěn)壓器電路。電路如圖2所示圖1中的電阻R2用NMOS管N3代替，電阻Rl用NMOS管N1、N2代替。具體來說，本發(fā)明低功耗線性低壓差穩(wěn)壓器電路包括誤差放大器U2、PMOS管、電流源IB和四個NMOS管。它們之間的連接關(guān)系如下誤差放大器U2的負(fù)輸入端作為低功耗線性低壓差穩(wěn)壓器電路的輸入端VREF，第三NMOS管N3的漏極和第二 NMOS管N2的源極一起連到誤差放大器U2的正輸入端，第三NMOS管N3的柵極、第四NMOS管N4的柵極和漏極一起連到電流源IB的一端，電流源IB的另一端連到電源VDD。第三NMOS管N3和第四NMOS 管N4的源極均連到VSS。第二 NMOS管N2的柵極和漏極一起連到第一 NMOS管附的源極， 第一 NMOS管m的柵極和漏極一起到PMOS管P2的漏極，并且作為低功耗線性低壓差穩(wěn)壓器電路的輸出端VOUT ；PMOS管的源極連到電源VDD，柵極連到誤差放大器U2的輸出端。電流源IB可由普通的偏置電流產(chǎn)生電路產(chǎn)生。工作時，誤差放大器U2通過負(fù)反饋使得兩個輸入端的電壓趨于一致。記N2和m 各自的柵源電壓為G1和，則VOUT=VREF+ rg5l + Fgj2。和原來的電阻RU R2相比，電流源IB和Ni、N2、N3、N4的面積非常小。以大小為 25M的電阻為例，如果采用方塊電阻為Ik歐姆的POLY電阻實現(xiàn)，需要25000個方塊面積，而實現(xiàn)IB、N1、N2、N3、N4所需的面積等效于數(shù)個方塊面積就夠了。而且，電流源IB即使取更小的值，例如O.OluA，也可以正常工作，且不增加面積。如果電阻方式要實現(xiàn)0. OluA的電阻，則需要250M的電阻，即250000個方塊面積。
權(quán)利要求
1. 一種低功耗線性低壓差穩(wěn)壓器電路，其特征在于，它包括誤差放大器U2、PMOS管、 電流源IB和四個NMOS管等；其中，誤差放大器U2的負(fù)輸入端作為低功耗線性低壓差穩(wěn)壓器電路的輸入端VREF，第三NMOS管N3的漏極和第二 NMOS管N2的源極一起連到誤差放大器U2的正輸入端，第三NMOS管N3的柵極、第四NMOS管N4的柵極和漏極一起連到電流源 IB的一端，電流源IB的另一端連到電源VDD ；第三NMOS管N3和第四NMOS管N4的源極均接地；第二 NMOS管N2的柵極和漏極一起連到第一 NMOS管附的源極，第一 NMOS管附的柵極和漏極一起到PMOS管P2的漏極，并且作為低功耗線性低壓差穩(wěn)壓器電路的輸出端VOUT ； PMOS管的源極連到電源VDD，柵極連到誤差放大器U2的輸出端。
全文摘要
本發(fā)明公開了一種低功耗線性低壓差穩(wěn)壓器電路，它包括誤差放大器U2、PMOS管、電流源IB和四個NMOS管；誤差放大器U2的負(fù)輸入端作為低功耗線性低壓差穩(wěn)壓器電路的輸入端VREF，第一NMOS管N1的柵極和漏極一起到PMOS管P2的漏極，并且作為低功耗線性低壓差穩(wěn)壓器電路的輸出端VOUT；PMOS管的源極連到電源VDD，柵極連到誤差放大器U2的輸出端；本發(fā)明的低功耗線性低壓差穩(wěn)壓器電路通過采用NMOS管代替電阻，與現(xiàn)有技術(shù)相比，功耗更低，面積更小。
文檔編號G05F3/24GK102298411SQ201110144640
公開日2011年12月28日 申請日期2011年6月1日 優(yōu)先權(quán)日2011年6月1日
發(fā)明者譚年熊, 鐘書鵬 申請人:杭州萬工科技有限公司