專利名稱：靜態(tài)功耗為零適用于基準(zhǔn)電壓/電流源的啟動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種基準(zhǔn)電壓/電流源的啟動(dòng)電路，特別適用于超低功耗的應(yīng)用 環(huán)境。
背景技術(shù)：
在集成電路中，基準(zhǔn)電壓源和基準(zhǔn)電流都會(huì)存在兩個(gè)的穩(wěn)定態(tài)，一種是期望的工 作狀態(tài)，輸出正常的電壓或者正常電流，另一種零電流穩(wěn)定態(tài)，此時(shí)基準(zhǔn)電壓源、基準(zhǔn)電流 源中沒(méi)有電流，不能正常的提供電壓或者電流。啟動(dòng)電路的功能克服這個(gè)零電流穩(wěn)定態(tài)，使 基準(zhǔn)電壓源，基準(zhǔn)電流源工作在期望的工作狀態(tài)。常用的啟動(dòng)電路需要1微安左右的靜態(tài)電流，例如美國(guó)專利5155384。這樣的靜態(tài) 功耗對(duì)于超低功耗的集成電路是不可接受的。在超低功耗的集成電路中，需要靜態(tài)功耗為 零的啟動(dòng)電路。在一些靜態(tài)功耗為零的啟動(dòng)電路專利中，往往需要復(fù)雜的邏輯，僅僅適用于 特定結(jié)構(gòu)的電壓源，例如美國(guó)專利6222399B1。復(fù)雜的邏輯增加了設(shè)計(jì)的難度，半導(dǎo)體制造 的工藝偏差會(huì)嚴(yán)重影響啟動(dòng)電路的效果，這些都會(huì)降低芯片的良率；同時(shí)，由于僅僅適用于 特定結(jié)構(gòu)的電壓源，嚴(yán)重的限制了適用范圍。

實(shí)用新型內(nèi)容由于現(xiàn)有技術(shù)存在的上述問(wèn)題，本實(shí)用新型的目的是提出一種靜態(tài)功耗為零適用 于基準(zhǔn)電壓/電流源的啟動(dòng)電路，其可有效解決現(xiàn)有技術(shù)存在的問(wèn)題。為實(shí)現(xiàn)上述目的，本實(shí)用新型提出的靜態(tài)功耗為零適用于基準(zhǔn)電壓源/基準(zhǔn)電流 源的啟動(dòng)電路，包括第一、第二和第三P型場(chǎng)效應(yīng)晶體管，一 N型場(chǎng)效應(yīng)晶體管和一電容，所 述第一、第二、第三P型場(chǎng)效應(yīng)晶體管和N型場(chǎng)效應(yīng)晶體管的源端分別與其自身的襯底相 連，第一 P型場(chǎng)效應(yīng)晶體管的源極和第二、第三P型場(chǎng)效應(yīng)晶體管的源極連接后與一電源相 連，該第一 P型場(chǎng)效應(yīng)晶體管的柵端與第三P型場(chǎng)效應(yīng)晶體管的柵端相連且其漏端與電容 和第二 P型場(chǎng)效應(yīng)晶體管的柵端相連；第二 P型場(chǎng)效應(yīng)晶體管的漏端與N型場(chǎng)效應(yīng)晶體管 的柵端相連；第三P型場(chǎng)效應(yīng)晶體管的柵端與其漏端相連后連接于N型場(chǎng)效應(yīng)晶體管的漏 端；N型場(chǎng)效應(yīng)晶體管的源極連接于電容。作為本實(shí)用新型的進(jìn)一步特征，電容為PMOS電容，NMOS電容，PIP電容，MIM電 容，MOM電容等各種集成電路中使用的電容。由于采用了以上技術(shù)方案，本實(shí)用新型電路邏輯簡(jiǎn)單，占用了很小的芯片面積，對(duì) 半導(dǎo)體集成制造工藝的偏差不敏感，可廣泛的適用于各種電壓源和電流源。

圖1為本實(shí)用新型的靜態(tài)功耗為零適用于基準(zhǔn)電壓/電流源的啟動(dòng)電路的原理 圖；圖2為電源電壓、結(jié)點(diǎn)電壓在電源上電、掉電過(guò)程中的變化曲線；[0010]圖3為本實(shí)用新型的啟動(dòng)啟動(dòng)電路應(yīng)用到帶隙基準(zhǔn)原理圖；圖4為本實(shí)用新型的啟動(dòng)電路應(yīng)用到β -helper型電流源基準(zhǔn)原理圖。
具體實(shí)施方式
下面根據(jù)附圖和具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明如圖1所示，本實(shí)用新型提出的靜態(tài)功耗為零適用于基準(zhǔn)電壓/電流源的啟動(dòng)電 路，包括第一、第二和第三P型場(chǎng)效應(yīng)晶體管，一N型場(chǎng)效應(yīng)晶體管和一電容(分別為圖1中 PMOS1、PM0S2、PM0S3、匪OS1和CAP )，第一、第二、第三P型場(chǎng)效應(yīng)晶體管(圖中PMOS1、PM0S2、 PM0S3)和N型場(chǎng)效應(yīng)晶體管NMOSl的源端分別與其自身的襯底相連，第一 P型場(chǎng)效應(yīng)晶體 管PMOSl的源極和第二、第三P型場(chǎng)效應(yīng)晶體管PM0S2、PM0S3的源極連接后與一電源電壓 VCC相連，該第一 P型場(chǎng)效應(yīng)晶體管PMOSl的柵端與第三P型場(chǎng)效應(yīng)晶體管PM0S3的柵端 相連且其漏端與電容和第二 P型場(chǎng)效應(yīng)晶體管PM0S2的柵端相連；第二 P型場(chǎng)效應(yīng)晶體管 PM0S2的漏端與N型場(chǎng)效應(yīng)晶體管NMOSl的柵端相連；第三P型場(chǎng)效應(yīng)晶體管PM0S3的柵 端與其漏端相連后連接于N型場(chǎng)效應(yīng)晶體管NMOSl的漏端；N型場(chǎng)效應(yīng)晶體管NMOSl的源 極連接于電容CAP。電容CAP可為PMOS電容、NMOS電容、PIP電容、MIM電容或MOM電容等各種集成電 路中使用的電容。結(jié)合圖1與圖2所示，本實(shí)用新型的工作原理為當(dāng)電源電壓VCC為零時(shí)，此時(shí)基 準(zhǔn)電壓源(基準(zhǔn)電流)電路處在零電流的穩(wěn)定態(tài)，結(jié)點(diǎn)VPBIAS電壓會(huì)跟隨電源電壓VCC的電 壓，此時(shí)為零。結(jié)點(diǎn)VP因?yàn)橛蠵N結(jié)放電回路和Si-SiO2界面的漏電，所以該結(jié)點(diǎn)電壓也為 零。VNBIAS結(jié)點(diǎn)的電壓也為零。(VNBIAS結(jié)點(diǎn)也有自己的放電回路，圖一中將其忽略)。當(dāng) 電源VCC上電的過(guò)程中，(這個(gè)過(guò)程的時(shí)間是大約從幾個(gè)毫秒到幾十個(gè)毫秒，)最初，電源電 源VCC從O到0. 7V階段，結(jié)點(diǎn)VP跟隨電源電壓VCC，PMOSl處于關(guān)斷狀態(tài)，此時(shí)結(jié)點(diǎn)VP電 壓為零，所以PM0S2逐步開(kāi)啟，當(dāng)電源電壓VCC大于0. 7V后，PM0S2開(kāi)啟，結(jié)點(diǎn)VNBIAS被迅 速充電，VNBIAS的結(jié)點(diǎn)電壓會(huì)迅速升高，當(dāng)VNBIAS的結(jié)點(diǎn)電壓大于NMOSl的閾值時(shí)，晶體 管NMOSl緩慢開(kāi)啟，最終晶體管PM0S3和NMOSl組成的通路會(huì)開(kāi)啟，此時(shí)，PMOSl也處于開(kāi) 啟狀態(tài)，給電容CAP充電，(電容CAP的大小是1 pF左右)。結(jié)點(diǎn)VP的電壓迅速上升到等于 VCC,晶體管PM0S2被關(guān)斷。晶體管PM0S3是二極管連接，結(jié)點(diǎn)VPBIAS電壓就不會(huì)完全跟隨 電源電壓VCC的變化，而是于VCC相差一個(gè)VGS，這個(gè)VGS可以保證晶體管PM0S3工作在飽 和狀態(tài)。電路的啟動(dòng)過(guò)程結(jié)束，此時(shí)啟動(dòng)電路已經(jīng)完全關(guān)斷，沒(méi)有任何電流消耗。當(dāng)電源電 壓VCC掉電時(shí)，這個(gè)過(guò)程也時(shí)間大約從幾個(gè)毫秒到幾十個(gè)毫秒。最初，結(jié)點(diǎn)VP為高電位，VCC 下降了 0. 7V時(shí)，VP到VCC的PN結(jié)點(diǎn)正向?qū)?，所以，VP隨著VCC下降被逐步放電，VCC下 降到OV時(shí)，VP也大約下降到0. 7V，結(jié)點(diǎn)VP的剩余電荷會(huì)通過(guò)Si-SiA界面緩慢泄放掉，最 終下降到0V。這樣就會(huì)為下一次電源上電做好了啟動(dòng)準(zhǔn)備。如圖3所示，當(dāng)電源電壓VCC為零時(shí)，此時(shí)帶隙基準(zhǔn)電路處在零電流的穩(wěn)定態(tài)，結(jié) 點(diǎn)VPBIAS電壓會(huì)跟隨VCC的電壓，此時(shí)為零。VP結(jié)點(diǎn)因?yàn)橛蠵N結(jié)放電回路和Si-SW2界 面的漏電，所以該結(jié)點(diǎn)電壓也為零。VNBIAS結(jié)點(diǎn)的電壓也為零。當(dāng)電源VCC上電的過(guò)程中， 最初，電源電源VCC從O到0. 7V階段，VP跟隨VCC，PMOSl處于關(guān)斷狀態(tài)，此時(shí)VP結(jié)點(diǎn)電 壓為零，所以PM0S2逐步開(kāi)啟，當(dāng)電源電壓VCC大于0. 7V后，PM0S2開(kāi)啟，結(jié)點(diǎn)VNBIAS被迅速充電，VNBIAS的結(jié)點(diǎn)電壓會(huì)迅速升高，當(dāng)VNBIAS的結(jié)點(diǎn)電壓大于NMOSl的閾值時(shí)，晶體 管NMOSl緩慢開(kāi)啟，最終晶體管PM03和NMOSl組成的通路會(huì)開(kāi)啟，此時(shí)，PMOl也處于開(kāi)啟 狀態(tài)，給電容CAP充電。結(jié)點(diǎn)VP的電壓迅速上升到等于VCC，晶體管PM02被關(guān)斷。晶體管 PM03是二極管連接，結(jié)點(diǎn)VPBIAS電壓就不會(huì)完全跟隨電源電壓VCC的變化，而是于VCC相 差一個(gè)VGS，這個(gè)VGS可以保證晶體管PM03工作在飽和狀態(tài)。電路的啟動(dòng)過(guò)程結(jié)束，此時(shí) 啟動(dòng)電路已經(jīng)完全關(guān)斷，沒(méi)有任何電流消耗。當(dāng)電源電壓VCC掉電時(shí)，最初，結(jié)點(diǎn)VP為高電 位，VCC下降了 0. 7V時(shí)，VP到電源VCC的PN結(jié)正向?qū)?，所以，VP隨著VCC下降被逐步放 電，VCC下降到OV時(shí)，VP也大約下降到0. 7V，結(jié)點(diǎn)VP的剩余電荷會(huì)通過(guò)Si-SiA界面緩慢 泄放掉，最終下降到0V。如圖4所示，當(dāng)電源電壓VCC為零時(shí)，此時(shí)β-helper型電流源處在零電流的 穩(wěn)定態(tài)，結(jié)點(diǎn)VPBIAS電壓會(huì)跟隨VCC的電壓，此時(shí)為零。VP結(jié)點(diǎn)因?yàn)橛蠵N結(jié)放電回路和 Si-SiO2界面的漏電，所以該結(jié)點(diǎn)電壓也為零。VNBIAS結(jié)點(diǎn)的電壓也為零。當(dāng)電源VCC上電 的過(guò)程中，最初，電源電源VCC從O到0. 7V階段，VP跟隨VCC，PMOSl處于關(guān)斷狀態(tài)，此時(shí)VP 結(jié)點(diǎn)電壓為零，所以PM0S2逐步開(kāi)啟，當(dāng)電源電壓VCC大于0. 7V后，PM0S2開(kāi)啟，結(jié)點(diǎn)VNBIAS 被迅速充電，VNBIAS的結(jié)點(diǎn)電壓會(huì)迅速升高，當(dāng)VNBIAS的結(jié)點(diǎn)電壓大于NMOSl的閾值時(shí)， 晶體管NMOSl緩慢開(kāi)啟，最終晶體管PM0S3和NMOSl組成的通路會(huì)開(kāi)啟，此時(shí)，PMOSl也處 于開(kāi)啟狀態(tài)，給電容CAP充電。結(jié)點(diǎn)VP的電壓迅速上升到等于VCC，晶體管PM0S2被關(guān)斷。 晶體管PM0S3是二極管連接，結(jié)點(diǎn)VPBIAS電壓就不會(huì)完全跟隨電源電壓VCC的變化，而是 于VCC相差一個(gè)VGS，這個(gè)VGS可以保證晶體管PM0S3工作在飽和狀態(tài)。電路的啟動(dòng)過(guò)程 結(jié)束，此時(shí)啟動(dòng)電路已經(jīng)完全關(guān)斷，沒(méi)有任何電流消耗。當(dāng)電源電壓VCC掉電時(shí)，最初，結(jié)點(diǎn) VP為高電位，VCC下降了 0. 7V時(shí)，VP到電源VCC的PN結(jié)正向?qū)?，所以，VP隨著VCC下降 被逐步放電，VCC下降到O V時(shí)，VP也大約下降到0. 7V，結(jié)點(diǎn)VP的剩余電荷會(huì)通過(guò)Si-SiA 界面緩慢泄放掉，最終下降到0V。但是，上述的具體實(shí)施方式
只是示例性的，是為了更好的使本領(lǐng)域技術(shù)人員能夠 理解本專利，不能理解為是對(duì)本專利包括范圍的限制；只要是根據(jù)本專利所揭示精神的所 作的任何等同變更或修飾，均落入本專利包括的范圍。
權(quán)利要求1.一種靜態(tài)功耗為零適用于基準(zhǔn)電壓/電流源的啟動(dòng)電路，其特征在于包括第一、第 二和第三P型場(chǎng)效應(yīng)晶體管，一 N型場(chǎng)效應(yīng)晶體管和一電容，所述第一、第二、第三P型場(chǎng)效 應(yīng)晶體管和N型場(chǎng)效應(yīng)晶體管的源端分別與其自身的襯底相連，所述第一 P型場(chǎng)效應(yīng)晶體 管的源極和所述第二、第三P型場(chǎng)效應(yīng)晶體管的源極連接后與一電源相連，該第一 P型場(chǎng)效 應(yīng)晶體管的柵端與所述第三P型場(chǎng)效應(yīng)晶體管的柵端相連且其漏端與所述電容和第二P型 場(chǎng)效應(yīng)晶體管的柵端相連；所述第二 P型場(chǎng)效應(yīng)晶體管的漏端與所述N型場(chǎng)效應(yīng)晶體管的 柵端相連；所述第三P型場(chǎng)效應(yīng)晶體管的柵端與其漏端相連后連接于所述N型場(chǎng)效應(yīng)晶體 管的漏端；所述N型場(chǎng)效應(yīng)晶體管的源極連接于所述電容。
2.根據(jù)權(quán)利要求1所述的靜態(tài)功耗為零適用于基準(zhǔn)電壓/電流源的啟動(dòng)電路，其特征 在于所述電容是PMOS電容、NMOS電容、PIP電容、MIM電容、MOM電容。
專利摘要本實(shí)用新型公開(kāi)一種靜態(tài)功耗為零適用于基準(zhǔn)電壓/電流源的啟動(dòng)電路，包括一電容，及源端分別與其自身的襯底相連的第一、第二和第三P型場(chǎng)效應(yīng)晶體管和一N型場(chǎng)效應(yīng)晶體管，第一P型場(chǎng)效應(yīng)晶體管的源極和第二、第三P型場(chǎng)效應(yīng)晶體管的源極連接后與一電源電壓相連，該第一P型場(chǎng)效應(yīng)晶體管的柵端與第三P型場(chǎng)效應(yīng)晶體管的柵端相連且其漏端與電容和第二P型場(chǎng)效應(yīng)晶體管的柵端相連；第二P型場(chǎng)效應(yīng)晶體管的漏端與N型場(chǎng)效應(yīng)晶體管的柵端相連；第三P型場(chǎng)效應(yīng)晶體管的柵端與其漏端相連后連接于N型場(chǎng)效應(yīng)晶體管的漏端；N型場(chǎng)效應(yīng)晶體管的源極連接于電容。本實(shí)用新型電路邏輯簡(jiǎn)單，占用了很小的芯片面積，對(duì)半導(dǎo)體集成制造工藝的偏差不敏感。
文檔編號(hào)G05F3/30GK201859361SQ20102062677
公開(kāi)日2011年6月8日 申請(qǐng)日期2010年11月26日 優(yōu)先權(quán)日2010年11月26日
發(fā)明者靳瑞英, 鞠建宏 申請(qǐng)人:帝奧微電子有限公司