專利名稱：具有寬帶寬供電抑制比的低壓差調(diào)壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及集成電路的領(lǐng)域，且更特定來說，涉及用于噪聲敏感的個別模擬電路(例如，芯片上系統(tǒng)(SoC)內(nèi)的鎖相回路(PLL)及其它嵌入式模擬核心)的低壓差 (LDO)調(diào)壓器。
背景技術(shù)：
例如鎖相回路(PLL)、壓控振蕩器(VC0)、數(shù)/模轉(zhuǎn)換器(DAC)、模/數(shù)轉(zhuǎn)換器 (ADC)及射頻(RF)收發(fā)器等嵌入式模擬電路依賴于寬帶寬無噪聲供電電壓來滿足個別塊中的相位噪聲、時序抖動、無亂真動態(tài)范圍(spurious-free dynamic range)及低噪聲指數(shù) (low-noise figure)要求。圖1為利用連接到多個電路塊120的多個LDO 110的SoC 100的實例集成電路裸片框圖，所述多個電路塊120系接到共同外部供應(yīng)電壓VDD。隨著更多SoC設(shè)計朝著將更多模擬電路連同數(shù)字處理器一起嵌入于同一硅裸片中發(fā)展，需要為每一嵌入式模擬核心包括獨立的低噪聲調(diào)壓器，以改善電路隔離。傳統(tǒng)上已使用低壓差(LDO)調(diào)壓器來滿足此要求。然而，僅使用芯片上組件來實施寬帶寬供電抑制比(PSRR) LDO調(diào)壓器是設(shè)計挑戰(zhàn)。傳統(tǒng)上，鎖相回路(PLL)及嵌入式模擬核心使用獨立供電泵來獲得清潔的供電連接件。隨著將多個PLL及嵌入式模擬核心集成到芯片上系統(tǒng)(SoC)中，供電泵及硅裸片結(jié)合襯墊的數(shù)目增大。供電泵指已封裝集成電路(IC)與主應(yīng)用電路板之間的焊球連接件。通過在IC上并有LDO調(diào)壓器，可最小化供電及接地連接件的數(shù)目，借此減少已封裝IC引腳數(shù)量、芯片及主應(yīng)用電路板布線復(fù)雜性。圖2為已知單級低壓差(LDO)調(diào)壓器的示意圖。可使用驅(qū)動共同源極P溝道金屬氧化物半導(dǎo)體(PMOS)裝置204的誤差放大器電路202來實施如所展示的典型單級LDO調(diào)壓器200。PMOS裝置204使去耦電容器(CL) 205耦合于PMOS裝置204的漏極D處，以抑制來自輸入電壓VDD的供電噪聲泄漏。輸出節(jié)點VREG處于PMOS裝置204的漏極D處。PMOS裝置204通常為大的(就集成電路裸片面積而言)以將PMOS裝置204上的電壓降(VDD-VREG) 維持為低的。節(jié)點VREG還連接到集成電路(IC)負載208。IC負載208包括與電阻性負載 (RL) 209及電流裝置(IL)210并聯(lián)的去耦電容器(CL) 205。PMOS裝置204及IC負載208的配置導(dǎo)致需要對穩(wěn)定性進行補償?shù)膬蓚€緊密間隔的極點。通常，米勒(Miller)補償電容器(Ce) 206用以實現(xiàn)PMOS裝置204的柵極G處的主導(dǎo)極點。然而，米勒補償電容器(Cc)206導(dǎo)致供應(yīng)電壓(VDD)與LDO調(diào)壓器輸出電壓 (VREG)之間的傳遞函數(shù)(在下文中被稱作“供應(yīng)到輸出傳遞函數(shù)”)中的零。供應(yīng)到輸出傳遞函數(shù)中的零以高于所述零頻率的頻率損害供電抑制比(PSRR)。參考電壓VREF提供于誤差放大器電路202的反相端子211上。將來自誤差放大器電路202的輸出電壓表示為Vout。反饋回路從VREG節(jié)點延伸到誤差放大器電路202的
5非反相端子212。VREF通常由精度帶隙參考(precision band-gap reference)提供且等于所要VREG電壓?；蛘撸琕REF可通過使用帶隙參考結(jié)合數(shù)/模轉(zhuǎn)換器以設(shè)定所要VREG電壓而為可編程的電壓。圖3為圖2中所展示的單級LDO調(diào)壓器的從VDD(輸入)到VREG(輸出)的寬帶寬供應(yīng)抑制對頻率(Hz)的實例曲線圖。如圖3中所展示，圖2的LDO調(diào)壓器200的從VDD到VREG的供應(yīng)抑制對頻率(Hz) 可受零頻率位置損害。抑制在低頻(在此實例中小于400kHz)下限于_40dB，且由于傳遞函數(shù)中的零而從約IMHz劣化到IOGHz。在此實例中，最差狀況供應(yīng)抑制為約_15dB (在IOOMHz 處)。在VDD源電壓上存在寬帶寬噪聲的情況下，具有此不良PSRR的LDO調(diào)壓器將損害利用合適VREG輸出電壓的PLL、VCO、DAC、ADC及RF收發(fā)器中的模擬電路塊性能。因此存在對具有改善的寬帶寬供電抑制比(PSRR)的低壓差(LDO)調(diào)壓器集成電路的需要。

發(fā)明內(nèi)容
本發(fā)明描述一種具有寬帶寬供電抑制比(PSRR)的低壓差(LDO)調(diào)壓器。在一個方面中，所述LDO調(diào)壓器包括兩個個別調(diào)壓器電路級。第一級調(diào)壓器電路輸出處于在輸入供應(yīng)電壓(VDD)與最終經(jīng)調(diào)節(jié)輸出電壓(VREG)之間的中間電壓(VINT)。第二級調(diào)壓器電路輸出處于所述最終經(jīng)調(diào)節(jié)輸出電壓(VREG)，且在寬操作帶寬上為對噪聲敏感的模擬電路而經(jīng)最優(yōu)化。所述第一級調(diào)壓器電路具有零頻率，而所述第二級調(diào)壓器電路具有匹配的極點頻率，以最小化所有頻率上的從VDD到VREG的AC響應(yīng)。


圖1為實例集成電路裸片框圖，其中多個電路塊的LDO系接到共同外部供應(yīng)電壓 VDD。圖2為常規(guī)單級低壓差(LDO)調(diào)壓器的示意圖。圖3為圖2中所展示的單級LDO調(diào)壓器的從VDD(輸入)到VREG(輸出)的寬帶寬供應(yīng)抑制對頻率(Hz)的實例曲線圖。圖4為根據(jù)優(yōu)選實施例的兩級寬帶寬供電抑制比LDO調(diào)壓器的示意圖。圖5為圖4中所展示的LDO調(diào)壓器的VDD與VINT之間、VINT與VREG之間及VDD 與VREG之間的傳遞函數(shù)的供應(yīng)抑制對頻率(Hz)的實例曲線圖。圖6為圖4中所展示的LDO調(diào)壓器的第一 LDO級(第一級)的第一級開放回路增益及開放回路相位對頻率(Hz)的實例曲線圖。圖7為圖4中所展示的LDO調(diào)壓器的第二 LDO級(第2級)的第2級開放回路增益及開放回路相位對頻率(Hz)的實例曲線圖。為了促進理解，除在適當(dāng)時可附加字尾來區(qū)分各圖中共同的相同元件外，在可能的情況下已使用相同參考數(shù)字來表示這些元件。圖式中的圖像出于說明的目的而被簡化， 且未必按比例描繪。所附圖式說明本發(fā)明的示范性配置，且因而不應(yīng)被認(rèn)為限制本發(fā)明的范圍，本發(fā)明的范圍可容許其它同等有效配置。因此，已預(yù)期，一些配置的特征可有益地并入其它配置
6中而無需進一步敘述。
具體實施例方式詞“示范性”在本文中用以表示“充當(dāng)實例、個例或說明”。本文中描述為“示范性” 的任何實施例或設(shè)計未必應(yīng)解釋為比其它實施例或設(shè)計優(yōu)選或有利。寬帶寬供電抑制比(PSRR)低壓差(LDO)調(diào)壓器為對噪聲敏感的個別模擬電路 (例如，鎖相回路(PLL)、壓控振蕩器(VCO)、高速數(shù)/模轉(zhuǎn)換器(DAC)的參考電流產(chǎn)生器、高速模/數(shù)轉(zhuǎn)換器(ADC)的參考帶隙電壓產(chǎn)生器，及其它寬帶寬模擬核心)產(chǎn)生清潔的電壓供應(yīng)。將個別寬帶寬PSRR LDO調(diào)壓器用于SoC中的單獨模擬電路塊允許封裝供電泵在多個PLL與其它嵌入式模擬核心之間共享；借此減少對噪聲敏感的模擬電路所需的封裝供電泵的數(shù)目。圖4為根據(jù)優(yōu)選實施例的兩級寬帶寬供電抑制比LDO調(diào)壓器300的示意圖。LDO調(diào)壓器300用以使供應(yīng)到輸出傳遞函數(shù)中的主導(dǎo)零與主導(dǎo)極點去耦。LDO調(diào)壓器300包括第一級調(diào)壓器電路301a及第二級調(diào)壓器電路301b。第一級調(diào)壓器電路301a為寬帶寬級，且具有比第二級調(diào)壓器電路301b的輸出增益高的輸出增益。第二級調(diào)壓器電路 302b為窄帶寬級。第一級調(diào)壓器電路301a及第二級調(diào)壓器電路301b分別包括第一級誤差放大器電路30 及第二級誤差放大器電路302b。第一級誤差放大器電路30 及第二級誤差放大器電路302b中的每一者的輸出分別耦合到PMOS裝置304及305的漏極。如所配置的 LDO調(diào)壓器300在供應(yīng)到輸出傳遞函數(shù)中具有極點-零對消(pole-zero cancellation)， 從而導(dǎo)致寬帶寬PSRR，如將在下文中更詳細地解釋。第一級調(diào)壓器電路301a進一步包括調(diào)節(jié)器回路310a，所述調(diào)節(jié)器回路310a經(jīng)配置以在頻率帶寬方面比第二級調(diào)壓器電路301b中的調(diào)節(jié)器回路310b的頻率帶寬寬約10 倍。調(diào)節(jié)器回路310a及310b對彼此的穩(wěn)定行為(settling behavior)具有幾近于無的影響。另外，第二級調(diào)壓器電路301b的供應(yīng)到輸出傳遞函數(shù)主導(dǎo)極點及第一級調(diào)壓器電路301a的供應(yīng)到輸出傳遞函數(shù)主導(dǎo)零安置于彼此之上(以同一頻率)，以實現(xiàn)寬帶寬 PSRR。第一級調(diào)壓器電路301a的供應(yīng)到輸出傳遞函數(shù)主導(dǎo)零由米勒補償電容器(Ccl)307產(chǎn)生。第一級調(diào)壓器電路301a具有下調(diào)到中間電壓VINT的供應(yīng)電壓VDD。VINT被下調(diào)到第二級調(diào)壓器電路301b的輸出處的最終電壓VREG。由于中間電壓VINT提供低阻抗源節(jié)點，因此第一級調(diào)壓器電路301a中的第一級誤差放大器電路30 的輸出形成回路傳遞函數(shù)中的主導(dǎo)極點。節(jié)點VINT上的低阻抗有助于將回路傳遞函數(shù)中的主導(dǎo)極點置于高頻且實現(xiàn)寬帶設(shè)計。在第一級調(diào)壓器電路的供應(yīng)到輸出傳遞函數(shù)中，此情形等效于在頻率方面進一步外推由米勒補償電容器(Ccl) 307所產(chǎn)生的主導(dǎo)零。此外，中間電壓VINT處的低阻抗節(jié)點也在VDD與VINT之間提供額外PSRR。在當(dāng)前展示的實施例中，第一級調(diào)壓器電路301a及第二級調(diào)壓器電路301b包括個別的一級誤差放大器電路。第二級調(diào)壓器電路301b經(jīng)設(shè)計使得節(jié)點VREG形成回路傳遞函數(shù)的主導(dǎo)極點。為了確保調(diào)節(jié)器回路穩(wěn)定性，針對適中到低增益而設(shè)計第二級誤差放大器電路302b。在相應(yīng)誤差放大器電路的輸出級處，使用驅(qū)動共同源極PMOS裝置304或305的對應(yīng)誤差放大器電路30 或30 來實施兩級LDO調(diào)壓器300的每一級調(diào)壓器電路301a及 301b，如圖4中所展示。PMOS裝置304包括漏極Dl、柵極Gl及源極Si。PMOS裝置305類似地具有漏極D2、 柵極G2及源極S2。PMOS裝置305在漏極D2處進一步耦合到去耦電容器(CL) 312，以抑制較高頻率下的LDO調(diào)壓器輸出噪聲并通過形成回路傳遞函數(shù)中的主導(dǎo)極點而提供補償。節(jié)點VREG位于漏極D2與輸出負載306之間。輸出負載306包括與電阻性負載(RL)314及電流裝置(IL) 316并聯(lián)的去耦電容器(CL)312，電流裝置(IL) 316表示一個或一個以上作用中的模擬核心電路(PLL、VCO、DAC、ADC等)的負載電流。參考電壓VREF提供于誤差放大器電路30 的反相端子320上。來自誤差放大器電路30 的輸出電壓表示為Vout115第一級調(diào)壓器電路301a的反饋回路310a從節(jié)點VINT 延伸到誤差放大器電路30 的非反相輸入322，其中由R2及Rl構(gòu)成的電阻分壓器電路308 用以設(shè)定回路增益。誤差放大器電路30 的正供應(yīng)電壓端子通過源電壓VDD耦合到PMOS 裝置304的源極Si。參考電壓VREF提供于誤差放大器電路302b的反相端子3M上。PMOS裝置305的源極S2耦合到來自第一級調(diào)壓器電路301a的節(jié)點VINT。來自誤差放大器電路302b的輸出電壓表示為Vout2。第二級調(diào)壓器電路301b的反饋回路310b從PMOS裝置305的漏極D2 處的節(jié)點VREG延伸到誤差放大器電路302b的非反相端子326。誤差放大器電路302b的正供應(yīng)電壓端子耦合到節(jié)點VINT。由于節(jié)點VREG將追蹤VREF處存在的DC電壓(VREG = VREF)，因此回路增益設(shè)定成1。如先前所提及，第一級調(diào)壓器電路301a為寬帶寬級。采用一級誤差放大器電路， 根據(jù)方程式(1)界定第一級301a的輸出裝置的增益(Aol)
權(quán)利要求
1.一種低壓差(LDO)調(diào)壓器，其包含第一級調(diào)壓器電路，其輸出處于輸入供應(yīng)電壓VDD與最終經(jīng)調(diào)節(jié)電壓VREG之間的中間電壓VINT，且特征為主導(dǎo)零頻率；及第二級調(diào)壓器電路，其輸出節(jié)點處于所述最終經(jīng)調(diào)節(jié)電壓VREG，且特征為主導(dǎo)極點頻率。
2.根據(jù)權(quán)利要求1所述的LDO調(diào)壓器，其進一步包含負載，所述負載連接到所述第二級調(diào)壓器電路的所述輸出節(jié)點。
3.根據(jù)權(quán)利要求2所述的LDO調(diào)壓器，其中所述第一級調(diào)壓器電路、第二級調(diào)壓器電路及負載操作以對準(zhǔn)所述第一級調(diào)壓器電路的所述主導(dǎo)零頻率與所述第二級調(diào)壓器電路的所述主導(dǎo)極點頻率，以使從提供所述輸入供應(yīng)電壓VDD的輸入到所述輸出節(jié)點的在一頻率范圍上的AC傳遞函數(shù)最小化。
4.根據(jù)權(quán)利要求1所述的LDO調(diào)壓器，其中所述第一級調(diào)壓器電路包括第一級誤差放大器電路，所述第一級誤差放大器電路的增益是由從所述第一級調(diào)壓器電路的所述輸出節(jié)點到所述第一級誤差放大器電路的正輸入的反饋路徑設(shè)定。
5.根據(jù)權(quán)利要求4所述的LDO調(diào)壓器，其中所述第一級誤差放大器電路比較來自所述輸出節(jié)點的反饋與連接到所述第一級誤差放大器電路的負輸入的參考電壓。
6.根據(jù)權(quán)利要求5所述的LDO調(diào)壓器，其中所述第一級誤差放大器電路輸出連接到第一級PMOS裝置的柵極輸入，所述第一級PMOS裝置的源極連接到提供所述輸入供應(yīng)電壓VDD 的所述輸入，且所述第一級PMOS裝置的漏極連接到所述第一級調(diào)壓器電路的所述輸出節(jié)點ο
7.根據(jù)權(quán)利要求4所述的LDO調(diào)壓器，其中所述第二級線性調(diào)壓器電路包括第二級誤差放大器電路，所述第二級誤差放大器電路的增益是由從提供所述輸入供應(yīng)電壓VDD的所述輸入到所述第二級誤差放大器電路的正輸入的反饋路徑設(shè)定。
8.根據(jù)權(quán)利要求7所述的LDO調(diào)壓器電路，其中所述第二級誤差放大器電路比較來自提供所述輸入供應(yīng)電壓VDD的所述輸入的反饋與連接到所述第二級誤差放大器電路的負輸入的參考電壓。
9.根據(jù)權(quán)利要求8所述的LDO調(diào)壓器電路，其中所述第二級誤差放大器電路連接到第二級PMOS裝置的柵極輸入，所述第二級級PMOS裝置的源極連接到所述第一級調(diào)壓器電路的所述輸出節(jié)點，且所述第二級PMOS裝置的漏極連接到所述第二級調(diào)壓器電路的所述輸出節(jié)點。
10.根據(jù)權(quán)利要求9所述的LDO調(diào)壓器電路，其中所述第一級誤差放大器電路的所述增益是由由第一電阻分壓器組成的反饋路徑設(shè)定。
11.根據(jù)權(quán)利要求10所述的LDO調(diào)壓器電路，其中所述第二級誤差放大器電路的所述增益是由由第二電阻分壓器組成的反饋路徑設(shè)定。
12.根據(jù)權(quán)利要求9所述的LDO調(diào)壓器電路，其中所述第一級誤差放大器電路的正供應(yīng)電壓連接到所述輸入供應(yīng)電壓VDD。
13.根據(jù)權(quán)利要求12所述的LDO調(diào)壓器電路，其中所述第二級誤差放大器電路的正供應(yīng)電壓連接到所述第一級調(diào)壓器電路的所述輸出節(jié)點。
14.根據(jù)權(quán)利要求1所述的LDO調(diào)壓器電路，其中所述第一級線性調(diào)壓器電路的所述主導(dǎo)零頻率是由連接于第一級PMOS裝置的柵極與漏極之間的電容器形成。
15.根據(jù)權(quán)利要求14所述的LDO調(diào)壓器電路，其中所述第二級線性調(diào)壓器電路的所述主導(dǎo)極點頻率是由所述第二級線性調(diào)壓器電路在所述第二級調(diào)壓器電路的所述輸出節(jié)點處的輸出電阻、負載電阻與負載電容的組合形成。
16.一種包括低壓差(LDO)調(diào)壓器的集成電路(IC)，其包含第一級調(diào)壓器電路，其輸出處于輸入供應(yīng)電壓VDD與最終經(jīng)調(diào)節(jié)電壓VREG之間的中間電壓VINT，且特征為主導(dǎo)零頻率；及第二級調(diào)壓器電路，其輸出節(jié)點處于所述最終經(jīng)調(diào)節(jié)電壓VREG，且特征為主導(dǎo)極點頻率。
17.根據(jù)權(quán)利要求16所述的IC，其進一步包含負載，所述負載連接到所述第二級調(diào)壓器電路的所述輸出節(jié)點。
18.根據(jù)權(quán)利要求17所述的IC，其中所述第一級調(diào)壓器電路、第二級調(diào)壓器電路及負載操作以對準(zhǔn)所述第一級調(diào)壓器電路的所述主導(dǎo)零頻率與所述第二級調(diào)壓器電路的所述主導(dǎo)極點頻率，以使從提供所述輸入供應(yīng)電壓VDD的輸入到所述輸出節(jié)點的在一頻率范圍上的AC傳遞函數(shù)最小化。
19.根據(jù)權(quán)利要求18所述的IC，其中所述第一級調(diào)壓器電路包括第一級誤差放大器電路，所述第一級誤差放大器電路的增益是由從所述第一級調(diào)壓器電路的所述輸出節(jié)點到所述第一級誤差放大器電路的正輸入的反饋路徑設(shè)定。
20.根據(jù)權(quán)利要求19所述的IC，其中所述第二級線性調(diào)壓器電路包括第二級誤差放大器電路，所述第二級誤差放大器電路的增益是由從所述第二級調(diào)壓器電路的所述輸出節(jié)點到所述第二級誤差放大器電路的正輸入的反饋路徑設(shè)定。
21.根據(jù)權(quán)利要求16所述的IC，其中所述第一級線性調(diào)壓器電路的所述主導(dǎo)零頻率是由連接于第一級PMOS裝置的柵極與漏極之間的電容器形成。
22.根據(jù)權(quán)利要求21所述的IC，其中所述第二級線性調(diào)壓器電路的所述主導(dǎo)極點頻率是由所述第二級線性調(diào)壓器電路在所述第二級調(diào)壓器電路的所述輸出節(jié)點處的輸出電阻、 負載電阻與負載電容的組合形成。
23.一種包括低壓差(LDO)調(diào)壓器的裝置，其包含第一級調(diào)壓器裝置，其用于在其輸出節(jié)點處產(chǎn)生輸入供應(yīng)電壓VDD與最終經(jīng)調(diào)節(jié)電壓 VREG之間的中間電壓VINT，且特征為主導(dǎo)零頻率 ’及第二級調(diào)壓器裝置，其用于在其輸出節(jié)點處產(chǎn)生所述最終經(jīng)調(diào)節(jié)電壓VREG，且特征為主導(dǎo)極點頻率。
24.根據(jù)權(quán)利要求23所述的裝置，其進一步包含負載，所述負載連接到所述第二級調(diào)壓器裝置的所述輸出節(jié)點。
25.根據(jù)權(quán)利要求M所述的裝置，其中所述第一級調(diào)壓器裝置、第二級調(diào)壓器裝置及負載操作以對準(zhǔn)所述第一級調(diào)壓器裝置的所述主導(dǎo)零頻率與所述第二級調(diào)壓器裝置的所述主導(dǎo)極點頻率，以使從提供所述輸入供應(yīng)電壓VDD的輸入到所述輸出節(jié)點的在一頻率范圍上的AC傳遞函數(shù)最小化。
26.根據(jù)權(quán)利要求23所述的裝置，其中所述第一級調(diào)壓器電路包括第一級誤差放大器裝置，所述第一級誤差放大器裝置的增益是由從所述第一級調(diào)壓器裝置的所述輸出節(jié)點到所述第一級誤差放大器裝置的正輸入的反饋路徑設(shè)定。
27.根據(jù)權(quán)利要求沈所述的裝置，其中所述第二級線性調(diào)壓器裝置包括第二級誤差放大器裝置，所述第二級誤差放大器裝置的增益是由從所述第二級調(diào)壓器電路的所述輸出節(jié)點到所述第二級誤差放大器電路的正輸入的反饋路徑設(shè)定。
28.根據(jù)權(quán)利要求27所述的裝置，其中所述第一級誤差放大器裝置的所述增益是由由第一電阻分壓器組成的反饋路徑設(shè)定。
29.根據(jù)權(quán)利要求23所述的裝置，其中所述第一級線性調(diào)壓器裝置的所述主導(dǎo)零頻率是由連接于第一級PMOS裝置的柵極與漏極之間的電容器形成。
30.根據(jù)權(quán)利要求23所述的裝置，其中所述第二級線性調(diào)壓器裝置的所述主導(dǎo)極點頻率是由所述第二級線性調(diào)壓器裝置在所述第二級調(diào)壓器裝置的所述輸出節(jié)點處的輸出電阻、負載電阻與負載電容的組合形成。
31.根據(jù)權(quán)利要求23所述的裝置，其中所述裝置為集成電路。
32.根據(jù)權(quán)利要求23所述的裝置，其中所述裝置為蜂窩式電話、無線通信裝置、射頻發(fā)射器裝置、射頻接收器裝置、射頻收發(fā)器裝置及無線手持機中的至少一者。
33.一種用于調(diào)節(jié)電壓的方法，其包含第一級調(diào)壓器電路產(chǎn)生在輸入供應(yīng)電壓VDD與最終經(jīng)調(diào)節(jié)電壓VREG之間的中間電壓 VINT，所述第一級調(diào)壓器電路特征為主導(dǎo)零頻率；及第二級調(diào)壓器電路產(chǎn)生所述最終經(jīng)調(diào)節(jié)電壓VREG，所述第二級調(diào)壓器電路特征為主導(dǎo)極點頻率。
34.根據(jù)權(quán)利要求33所述的方法，其進一步包含對準(zhǔn)所述第一級調(diào)壓器的所述主導(dǎo)零頻率與所述第二級調(diào)壓器的所述主導(dǎo)極點頻率，以使從提供所述輸入供應(yīng)電壓VDD的輸入到所述輸出節(jié)點的在一頻率范圍上的AC傳遞函數(shù)最小化。
全文摘要
本發(fā)明描述一種具有寬帶寬供電抑制比(PSRR)的低壓差(LDO)調(diào)壓器。在一個方面中，所述LDO調(diào)壓器包括兩個個別調(diào)壓器電路級。第一級調(diào)壓器電路的輸出處于輸入供應(yīng)電壓(VDD)與最終經(jīng)調(diào)節(jié)輸出電壓(VREG)之間的中間電壓(VINT)。第二級調(diào)壓器電路的輸出處于所述最終經(jīng)調(diào)節(jié)輸出電壓(VREG)，且在寬操作帶寬上針對噪聲敏感的模擬電路而經(jīng)優(yōu)化。所述第一級調(diào)壓器電路具有零頻率，而所述第二級調(diào)壓器電路具有匹配的極點頻率，以使所有頻率上從VDD到VREG的AC響應(yīng)最小化。
文檔編號G05F1/56GK102239457SQ200980148724
公開日2011年11月9日 申請日期2009年12月9日 優(yōu)先權(quán)日2008年12月9日
發(fā)明者薩梅爾·瓦德瓦 申請人:高通股份有限公司