專利名稱：一種用于線性穩(wěn)壓器的電壓緩沖電路的制作方法
技術領域：
本發(fā)明涉及半導體集成電路，具體涉及線性穩(wěn)壓器(linear voltage regulator)內(nèi)部的電壓緩沖電路。
背景技術：
近年來，單片集成的線性穩(wěn)壓電源，以其低成本，無需電感元件，潔凈 的輸出電壓(低紋波、低噪聲)等特點，廣泛應用于以電池供電的電子系統(tǒng)， 如移動電話、掌上電腦等消費類電子產(chǎn)品，以及醫(yī)療設備、測試儀器。
單片集成線性穩(wěn)壓器的基本組成如圖l所示，包括了壓差放大器(l)，電 壓緩沖器(2)，電壓調(diào)整晶體管(3) (pass transistor),反饋網(wǎng)絡(4)。參 考電壓Vref (7)為內(nèi)部產(chǎn)生，或來自芯片外的，不隨溫度、輸入電壓等變 化的穩(wěn)定電壓信號，電容Cb及其等效串聯(lián)電阻(5)和電阻RL (6)為集成線 性穩(wěn)壓器輸出端所連接的片外濾波電容和負載電阻。
線性穩(wěn)壓器的穩(wěn)壓原理為當輸入電壓Vi (8)或線性穩(wěn)壓器的負載RL (6)發(fā)生變化，引起線性穩(wěn)壓器輸出端(9)的電壓變化時，反饋網(wǎng)絡(4)將 輸出電壓的變化反饋回壓差放大器(l)的正向輸入端，放大后的輸出電壓變 化信號再經(jīng)過電壓緩沖電路，傳播到電壓調(diào)整晶體管的控制極(10)(對于 場效應晶體管，柵極為控制極，對于雙極晶體管為基極)，以控制電壓調(diào)整 晶體管(3)的輸出電流，從而達到穩(wěn)定輸出電壓的目的。
圖1中，電壓緩沖電路(2)的作用是將壓差放大器的輸出電阻與電壓調(diào) 整晶體管的輸入電容隔離，避免產(chǎn)生低頻極點。
從圖l和以上線性穩(wěn)壓器的工作過程可以看到，線性穩(wěn)壓器是一個典型 的負反饋系統(tǒng)，因而必須保證系統(tǒng)的頻率穩(wěn)定性，即保證在正常的工作條件
下，不會發(fā)生由于信號路徑對信號的相位移動，使負反饋成為正反饋而引起 的自激振蕩現(xiàn)象。
線性穩(wěn)壓器中反饋環(huán)路對信號的相移，主要與穩(wěn)壓器輸出端(9)的極 點P1和電壓緩沖電路輸出端(10)的極點P2相關。忽略系統(tǒng)中其他高頻極點，
則穩(wěn)壓器的環(huán)增益(loop gain)與頻率的關系為
<formula>formula see original document page 4</formula>
上式中P為反饋系數(shù)，P= 朋 _^*AvO，為直流下的環(huán)增益。
(1)
Av (S)為開環(huán)增益，T0=
為獲得穩(wěn)壓器電路的頻率穩(wěn)定性，P2應充分大于P1，以保證當環(huán)增益的 幅值I T(S) I衰減到0dB (單位增益)時，環(huán)路的附加相移小于i80。。 輸出端(10)處的極點Pl由穩(wěn)壓器輸出端電阻Ro和電容Cb決定 Pl = _ll^ (2)
為減少線性穩(wěn)壓器的輸出電壓中的噪聲，保障在瞬態(tài)過程中輸出電壓的
相對穩(wěn)定，輸出端電容Cb (5) —般取1uF到100uF。 (2)式中的Ro為輸出穩(wěn)
壓器輸出端負載電阻RL (6)、電壓調(diào)整晶體管(3)的輸出電阻與反饋網(wǎng)絡
(4)的電阻(Ra+Rb)的并聯(lián)電阻值，為減小穩(wěn)壓器電路的功耗，提高轉(zhuǎn)換
效率， 一般負載電阻小于后兩個電阻，故Ro約為RL，負載電流IL約為調(diào)整管
電流lDMpass，所以有
<formula>formula see original document page 4</formula> <formula>formula see original document page 5</formula>3)
由(3)式可以看到，對于不同的負載情況，Pl的位置不同。例如，設 Cb二10uF， Vo=5V，將IL^luA和IL二100mA分別代入(3)式，得到 Pl一low—load& - 0. 03 HZ (4) Pl_high—load " -3000 HZ (5) 電壓緩沖電路輸出端(10)處的極點P2，由電壓緩沖電路的輸出電阻 Robuffer和電壓調(diào)整管的控制極的輸入電容Cin決定
P2 =__ (6)
圖2A和圖2B是分別由M0S型器件和雙極型器件構(gòu)成的簡單電壓緩沖電
路。圖2A中，NM0S晶體管20為共漏極連接，21為其偏置電流源，圖2B中，NPN
晶體管30為共集電極連接，31為其偏置電流源。圖2A和圖2B中的電壓緩沖電
路的輸出電阻分別為共漏極連接的MOS型晶體管的源極電阻RS，和共集電極
連接的雙極型晶體管的射極電阻RE，故有 P2 MOS二 -<formula>formula see original document page 5</formula><formula>formula see original document page 6</formula>(8)
為在有限的控制極驅(qū)動電壓下，具有一定的電流輸出能力，降低電壓調(diào)
整管的導通電阻，電壓調(diào)整管一般尺寸較大，因而控制極的輸入電容較大。
例如，對于MOS型電壓調(diào)整管，控制極的輸入電容一般在幾十到幾百皮法(pF)
之間。為減小穩(wěn)壓器的功耗，電壓緩沖電路中，偏置電流源的電流值一般為 微安級(uA)的固定值。將Ci二100pF， Ib二5uA， KP=50uA/v2， ^=20， VT二26mV
帶入(7)式和(8)式，可得到
P2_M0S" 160K HZ (9) P2一bipolar ^ 300K HZ (10) 設穩(wěn)壓器系統(tǒng)的環(huán)增益在直流條件下的幅值I TO I =80dB，且環(huán)增益幅
值在f〉Pl后，以-20dB/dec的速率下降(單極點近似)，則環(huán)增益幅值為OdB(單
位增益)時的頻率可以由下式粗略的估算為
80
fOdB =戶mo元 (11)
由(4)式和(5)式得到
fOdB—low—load = -300 HZ (12) fOdB—high—load = -30 Meg HZ (13)
為使環(huán)增益的相位裕度(phase margin)至少為45°，應有 fOdB 《P2 (14)
由(9)、 (10)、 (12)、 (13)式可以看到，對于空載或輕負載情況，(14) 式能夠滿足，但在重負載下，P2遠小于f0dB，即閉環(huán)系統(tǒng)不僅沒有足夠的相
位裕度，而且存在著穩(wěn)定性的問題。
由(7)和(8)式，提高電壓緩沖電路的偏置電流，能夠提高P2，以滿 足(14)。但是，提高電壓緩沖電路的偏置電流，將使穩(wěn)壓器電路的自身功 耗增加，降低穩(wěn)壓器的轉(zhuǎn)換效率，縮短電池的使用壽命。
由以上分析可以看到，在線性穩(wěn)壓器電路中，系統(tǒng)的穩(wěn)定性要求與低功 耗要求存在矛盾。
傳統(tǒng)線性穩(wěn)壓器，利用片外濾波電容Cb (圖1中的5)及其等效串聯(lián)電阻
(ESR) Resr產(chǎn)生的左半平面(LHP)零點Zl,抵消P2對相位裕度的影響 K*P2 > Zl = ll^ > Pl (K為常數(shù)) (15)
當Resr的取值滿足(15)式，線性穩(wěn)壓器系統(tǒng)的環(huán)增益的頻率響應，在 單位增益頻率內(nèi)，近似為單極點響應，系統(tǒng)的穩(wěn)定性和充分的相位裕度得到 了保障。但從(15)式可以看到，Resr的取值應在一個封閉的區(qū)間，習慣上， 這個區(qū)間被稱為死亡通道(death channel)。死亡通道的存在，限制了濾波 電容Cb可選用的類型，增大了系統(tǒng)的成本和穩(wěn)壓器的使用難度。此外，由于 要求Cb的等效串聯(lián)電阻Resr大于一定的值，增大了Cb的實際阻抗，使系統(tǒng)對 輸入電壓紋波和噪聲的抑制能力降低，并增大在瞬態(tài)過程中，輸出端的電壓 的變化。
片上頻率補償?shù)木€性穩(wěn)壓器，通過頻率補償電容在芯片內(nèi)部產(chǎn)生的零、 極點，來獲得穩(wěn)定性，而對片外濾波電容的Resr沒有死亡通道的限制。但是， 芯片內(nèi)頻率補償需要大量的片上電容(一般大于10pF)，占用了很大的芯片 面積。

發(fā)明內(nèi)容
為在不增加電壓緩沖電路靜態(tài)功耗的前提下，獲得線性穩(wěn)壓器系統(tǒng)的頻 率穩(wěn)定性，并避免傳統(tǒng)線性穩(wěn)壓器對片外濾波電容的等效串聯(lián)電阻的限制，
以及片上頻率補償需要大量頻率補償電容的缺點，本發(fā)明提出了一種用于線 性穩(wěn)壓器的電壓緩沖電路。該電壓緩沖電路，能夠根據(jù)線性穩(wěn)壓器的負載情 況，動態(tài)調(diào)整其偏置電流，從而由公式(7)和公式(8)，達到調(diào)整極點P2
的位置，以使P2滿足公式(14)的要求。
為了實現(xiàn)上述任務，本發(fā)明采用的技術方案是 一種用于線性穩(wěn)壓器的 電壓緩沖電路，其特征在于，該電壓緩沖電路由基本電壓緩沖電路、輸出電 流監(jiān)測電路、電流鏡電路構(gòu)成，其中基本電壓緩沖電路的輸入端與線性穩(wěn)壓 器的壓差放大器輸出端連接，輸出端為動態(tài)偏置電源緩沖電路的輸出端，輸 出電流監(jiān)測電路的輸出端與電流鏡電路的輸入端連接，電流鏡電路的輸出端 與基本電壓緩沖電路中的靜態(tài)偏置電流源并聯(lián)。
本發(fā)明在不增加穩(wěn)壓器電路的靜態(tài)功耗的條件下，減小了電壓緩沖電路 輸出端極點對系統(tǒng)相位裕度和穩(wěn)定性的影響；無需采用傳統(tǒng)線性穩(wěn)壓器，利 用片外濾波電容Cb的等效串聯(lián)電阻Resr產(chǎn)生零點的做法，因而降低了系統(tǒng)的 成本和使用難度，減小了等效串聯(lián)電阻Resr對穩(wěn)壓器電路瞬態(tài)響應和噪聲抑 制能力的影響；無需芯片上頻率補償電容，節(jié)省了芯片面積。


圖l是現(xiàn)有的單片集成線性穩(wěn)壓器的基本組成結(jié)構(gòu)。 圖2是簡單電壓緩沖電路。
圖3是本發(fā)明的用于線性穩(wěn)壓器的動態(tài)偏置電壓緩沖電路的組成結(jié)構(gòu)。 圖4是動態(tài)偏置電壓緩沖電路實施實例1 。 圖5是動態(tài)偏置電壓緩沖電路實施實例2。 以下結(jié)合附圖和實施例對本發(fā)明作進一步的詳細說明。
具體實施例方式
本發(fā)明的用于線性穩(wěn)壓器的動態(tài)偏置電壓緩沖電路通過監(jiān)測調(diào)整管輸 出電流，動態(tài)調(diào)整電壓緩沖電路的偏置電流，從而改變電壓緩沖電路的輸出
電阻，使電壓緩沖電路輸出端的極點的變化，跟隨穩(wěn)壓器電路輸出端的極點 的變化，以保障系統(tǒng)的穩(wěn)定性。在動態(tài)偏置電壓緩沖電路的具體實現(xiàn)中，通 過對具體器件尺寸的設計，保證電壓緩沖電路的動態(tài)偏置電流，為穩(wěn)壓器電 壓調(diào)整管電流的一個很小比例的"拷貝"或"鏡像"。這樣，當線性穩(wěn)壓器 工作于空負載或輕負載狀態(tài)時，電壓緩沖電路的偏置電流仍為靜態(tài)值，因而 沒有增加線性穩(wěn)壓器的靜態(tài)功耗；對于重負載的情況，只要線性穩(wěn)壓器沒有
工作于"低壓差"(low dropout)狀態(tài)，電壓緩沖電路的動態(tài)偏置電流，引
起的線性穩(wěn)壓器的功耗增加，和轉(zhuǎn)換效率的降低，將十分有限。
如圖3所示，本發(fā)明的用于線性穩(wěn)壓器的動態(tài)偏置電壓緩沖電路1000由 基本電壓緩沖電路100、穩(wěn)壓器輸出電流監(jiān)測電路200和電流鏡電路300構(gòu)成。 基本電壓緩沖電路100與線性穩(wěn)壓器的壓差放大器2000連接于節(jié)點10，其輸 出端20與線性穩(wěn)壓器電壓調(diào)整管3000的柵極以及穩(wěn)壓器輸出電流監(jiān)測電路 200連接。穩(wěn)壓器輸出電流監(jiān)測電路200還與線性穩(wěn)壓器輸出端40以及電流鏡 電路300連接，而電流鏡電路300的第二個連接端與基本電壓緩沖電路100連 接。
基本電壓緩沖電路IOO，由共漏極或共集電極連接的晶體管和電流值為 固定值的偏置電流源構(gòu)成，完成在穩(wěn)壓器空載或輕負載時，隔離壓差放大器 的輸出電阻和調(diào)整管的輸入電容，并提高電路對調(diào)整管輸入電容的充、放電 能力?；倦妷壕彌_電路100的具體實現(xiàn)，可采用圖2中的簡單結(jié)構(gòu)，如在圖 4給出的實施實例1中，基本電壓緩沖電路IOO，采用了圖2B的電壓緩沖結(jié)構(gòu)。 也可根據(jù)實際穩(wěn)壓器系統(tǒng)，對電壓緩沖電路的靜態(tài)功耗、對調(diào)整管的驅(qū)動能 力(充分的關斷與導通)等具體要求，采用其他電壓緩沖電路結(jié)構(gòu)，如在圖 5，本發(fā)明實施實例2中，基本電壓緩沖電路1000采用了工作于甲乙類(class AB)的推挽結(jié)構(gòu)的電壓緩沖電路形式。
穩(wěn)壓器輸出電流監(jiān)測電路200，完成對穩(wěn)壓器輸出電流的跟蹤。電流監(jiān)
測電路由電流監(jiān)測晶體管和輔助電路構(gòu)成。
電流監(jiān)測電路200中的電流監(jiān)測晶體管，用于產(chǎn)生與電壓調(diào)整管輸出電 流成一定比例的電流。在實現(xiàn)上，采用一個與電壓調(diào)整管并聯(lián)的、同類型的、
尺寸成一定比例的晶體管。例如，在圖4中，穩(wěn)壓器電路中的電壓調(diào)整管Mpass 為PMOS晶體管，則電流監(jiān)測電路200中，完成電流監(jiān)測功能的晶體管為與 Mpass并聯(lián)的PMOS晶體管Ml。 Mpass的尺寸為Ml的K倍，根據(jù)芯片面積和功耗 的具體要求，K一般大于IOO。由于Ml與Mpass的并聯(lián)關系，則M1的輸出電流 約為Mpass的l/K倍。
電流監(jiān)測電路中的輔助電路，用于提高電流監(jiān)測電路的精度。為此，輔 助電路應減小厄利效應(Early effect),所造成的電流監(jiān)測晶體管與電壓 調(diào)整晶體管輸出電流的失配。例如，圖4電流監(jiān)測電路200中，利用運算放大 器輸入端"虛短"的特性，使電流監(jiān)測晶體管M1的漏極3電壓，保持與電壓 調(diào)整管Mpass的漏極4電壓近似相等。又如，圖5電流監(jiān)測電路2000中，利用 共集電極連接的PNP晶體管Q5，使電流監(jiān)測晶體管M1的漏極5電壓追隨穩(wěn)壓器 輸出端9的電壓變化，二者相差一個PN結(jié)正向?qū)妷篤BE。
對于電流監(jiān)測精度要求不高的情況，輸出電流監(jiān)測電路可省去輔助電 路，以節(jié)省芯片面積和降低功耗。
圖3中的電流鏡電路300，用于將電流監(jiān)測電路的輸出電流，轉(zhuǎn)換為基本 電壓緩沖電路的動態(tài)偏置電流。電流鏡電路的輸入端與電流監(jiān)測電路輸出端 串聯(lián)，輸出端與基本電壓緩沖電路中的固定偏置電流源并聯(lián)。即電流鏡電路 的輸入電流為電流監(jiān)測電路的輸出電流，而輸出電流為基本電壓緩沖電路的 動態(tài)偏置電流。電流鏡電路的輸出電流與輸入電流的比值，由輸入晶體管和 輸出晶體管的尺寸決定。例如，在圖4的電流鏡電路400中，電流鏡電路的輸 入電流為二極管連接的應0S晶體管M3中的漏極電流IDM3，輸出電流為鏡像晶 體管M4中的漏極電流IDM4， 二者的比等于M3與M4的寬長比(W/L)。根據(jù)需要，
電流鏡電路可對電流監(jiān)測電路的輸出電流進行多次鏡像。例如，圖5中，電
流鏡電路(3000)，經(jīng)M2至M6，對電流監(jiān)測電路的輸出電流進行了兩次鏡像。 如圖4所示的動態(tài)偏置電壓緩沖電路是本發(fā)明給出的第一個實施實例電 路，電路包括基本電壓緩沖電路IOO、穩(wěn)壓器輸出電流監(jiān)測電路200、電流鏡 電路400。
所述基本電壓緩沖電路100為NPN晶體管Q1的基極與壓差放大器的輸出 端1連接，集電極與穩(wěn)壓器輸入電壓Vin端連接，射極2作為緩沖電路的輸出 端，與固定偏置電流源Ib2、電流鏡電路輸出端、電流監(jiān)測電路的電流監(jiān)測 晶體管Ml和穩(wěn)壓器的穩(wěn)壓器的電壓調(diào)整管Mpass的柵極連接。
所述穩(wěn)壓器輸出電流監(jiān)測電路200為電流監(jiān)測晶體管M1為與穩(wěn)壓器調(diào) 整管Mpass同類型的PMOS晶體管，且有
= Kl ， Kl > 100 (16)
電流監(jiān)測晶體管Ml與穩(wěn)壓器調(diào)整管Mpass為并聯(lián)關系源極與穩(wěn)壓器輸 入電壓Vin端連接，柵極與基本電壓緩沖電路的輸出端2連接。由醒OS晶體管 M2和運算放大器電路300構(gòu)成的電流監(jiān)測輔助電路，用于提高電流監(jiān)測精度。 M2的漏極和運算放大器電路300的正向輸入端，與M1的漏極3連接，M2的柵極 與運算放大器電路300的輸出端連接，M2的源極5為電流監(jiān)測電路的輸出端， 運算放大器電路300的反向輸入端與穩(wěn)壓器輸出端4連接。
所述電流鏡電路400為源、漏短路連接的醒0S晶體管M3的漏極，與電 流監(jiān)測電路的輸出端5連接，源極接地。電流鏡輸出晶體管M4的柵極與M3的 柵極連接，源極接地，漏極為電流鏡電路的輸出端2。 M3與M4的尺寸有以下 關系
(訊—二 K2 (17) 下面對圖4所示的動態(tài)偏置電壓緩沖電路的工作原理進行闡述。
從圖4可以看到，電流監(jiān)測晶體管Ml與穩(wěn)壓器調(diào)整管Mpass為并聯(lián)關系，
有
<formula>formula see original document page 12</formula>
由于運放電路(300)的輸入端"虛短"的性質(zhì)，Ml與Mpass的漏極電壓
相等，故由(16)、 (18)式有
<formula>formula see original document page 12</formula>
同理，如果忽略厄利效應對電流鏡電路中的M3、 M4的影響，則由(17)
式，有
<formula>formula see original document page 12</formula>
由于IDM3二 IDM1，故有
<formula>formula see original document page 12</formula>
又因為共集電極晶體管Ql的射極電流為Ib2與IDM4之和，故有
<formula>formula see original document page 12</formula>
對于空載或輕負載的情況，IMpass的值較小，且在實際設計中，有
^<<1，故有
<formula>formula see original document page 12</formula> 從(24)式可以看到，在空負載或輕負載下，動態(tài)偏置電壓緩沖電路的 偏置電流為靜態(tài)偏置電流。
對于重負載的情況，有<formula>formula see original document page 13</formula>，故有
<formula>formula see original document page 13</formula>
由(3)式和(6)式，穩(wěn)壓器輸出端極點P1，和電壓緩沖輸出端極點P2
<formula>formula see original document page 13</formula>從(27)、 (28)可以看到，對于重負載的情況，P2按照與P1相同的規(guī)律 變化，因而消除了P2對穩(wěn)壓器電路的穩(wěn)定性和相位裕度的影響。
以上為圖4所示的動態(tài)偏置電壓緩沖電路實施實例1的工作原理的說明。
以下對其設計中的兩個需要注意的地方，進行說明。
1. 輸出電流監(jiān)測電路200中，節(jié)點3處的電壓V3，等于穩(wěn)壓器輸出端的電 壓Vo，而V3等于(VDSM2+VGSM3 )，故為使電路正常工作，應有Vo》
(VDSsatM2+VGSM3)，其中VDSSATM2等于(VGSM2-VTM2)
2. 電壓緩沖電路中存在一條，開始于M1的柵極2，經(jīng)M2-M3-M4-Q1，回 到2的正反饋環(huán)路
對于問題l，從圖l可以看到，由于<formula>formula see original document page 13</formula>，故對圖4所示的實施 實例的適用范圍的限制有限。且對于<formula>formula see original document page 13</formula>的情況，可省去由M2和運放電 路(300)構(gòu)成的輔助電路，使圖4中的實施實例仍然適用。
對于問題2，從圖4可以看到，正反饋環(huán)路的增益等于(gM1*gA")，通過
對涉及的晶體管器件的尺寸，和靜態(tài)工作點的設計，可保證其值小于l，使
正反饋環(huán)路對電路的影響遠小于穩(wěn)壓器電路的負反饋環(huán)路。
動態(tài)偏置電壓緩沖電路的第二個實施實例電路如圖5所示，包括基本電
壓緩沖1000、穩(wěn)壓器輸出電流監(jiān)測電路2000、電流鏡電路3000。
所述基本電壓緩沖電路為PNP晶體管Q1基極與壓差放大器輸出端1連
接，集電極接地，射極與偏置電流源Ibl輸出端2連接，Ibl的另一端與輸入 電壓Vin端連接，NPN晶體管Q2基極與壓差放大器輸出端1連接，集電極與電 壓輸出Vin端連接，射極與偏置電流源Ib2的輸出端3連接，Ib2的另一端接地， 上拉驅(qū)動NPN晶體管Q3的基極與偏置電流源Ibl輸出端2連接，集電極與輸入 電壓Vin端連接，射極4為電壓緩沖電路輸出端，下拉晶體管4的基極與圖中3 端連接，集電極接地，射極接圖中4端，電容Cl一端接偏置電流源Ibl輸出 端2，另一端接偏置電流源Ib2的輸出端3。
所述穩(wěn)壓器輸出電流監(jiān)測電路為電流監(jiān)測晶體管M1的源極接輸入電壓 Vin端，柵極接電壓緩沖電路的輸出端4，漏極接5端，PNP晶體管Q5的發(fā)射極 接5端，基極接穩(wěn)壓器輸出端9，集電極為電流監(jiān)測電路輸出端6。
所述電流鏡電路為NM0S晶體管M2的柵極、漏極短接，與電流監(jiān)測電路 輸出端(6)連接，源極接地，NM0S晶體管M3的漏極接序號7端，柵極接序號6 端，源極接地，薩0S晶體管M6的漏極接序號3端，柵極接序號6端，源極接地， PM0S晶體管M4的柵極、漏極短接于序號7端，源極接輸入電壓Vin端，PMOS 晶體管的漏極接序號2端，柵極接于序號7端，源極接于電壓輸出Vin端。
下面對圖5所示的動態(tài)偏置電壓緩沖電路的工作原理進行闡述。
基本電壓緩沖電路1000中的Q1、 Q2完成對推挽管Q3、 Q4的甲乙類控制， Q1-Q4的PN結(jié)，構(gòu)成跨導線性環(huán)(trans-conductance linear loop):
VEBQ1 + VBEQ2 = VBEQ3 + VEBQ4 (29)
由雙極晶體管集電極電流與BE結(jié)電壓的關系，有
Rln^ + F7ln，^ln， + Frln^ (30)
/羊 細2 /SY一)3
整理后，有:
<formula>formula see original document page 15</formula>
(31)
上式中A為晶體管發(fā)射極面積，由于ICQn"IEQn，若<formula>formula see original document page 15</formula>
ICQ1二ICQ2， ICQ3二ICQ4，則有:
<formula>formula see original document page 15</formula>
(32)
故電壓緩沖電路的輸出電阻為
<formula>formula see original document page 15</formula>(33)
由上式可得到與(24)、 (28)類似的結(jié)果，這里不再贅述。
圖5中其他部分電路的工作原理與圖4中的類似，這里僅對基本電壓緩沖 電路1000中的C1與電流監(jiān)測電路2000中的Q5加以說明。
基本電壓緩沖電路1000中的C1連接于Q3、 Q4的基極之間，由于電容兩端 的電壓不能突變，因而保證了Q3、Q4的基極電壓在瞬態(tài)過程中變化方向一致， 所以C1起到了類似于浮動電壓源(floating voltage source)的作用。
輸出電流監(jiān)測電路2000中的Q5，射極所連接的等效阻抗(Ml晶體管的漏 極輸出電阻rds)，遠大于集電極連接的等效阻抗(M2晶體管跨導的倒數(shù) 1/gM2)，因而為共集電極連接，故其射極端5電壓跟隨基極9的電壓變化，二 者相差一個BE結(jié)電壓，減小了厄利效應對電流監(jiān)測晶體管M1和電壓調(diào)整晶體 管Mpass，輸出電流匹配的影響。
權利要求
1.一種用于線性穩(wěn)壓器的電壓緩沖電路，其特征在于，該電壓緩沖電路由基本電壓緩沖電路、輸出電流監(jiān)測電路、電流鏡電路構(gòu)成，其中，基本電壓緩沖電路的輸入端與線性穩(wěn)壓器的壓差放大器輸出端連接，輸出端為動態(tài)偏置電源緩沖電路的輸出端，輸出電流監(jiān)測電路的輸出端與電流鏡電路的輸入端連接，電流鏡電路的輸出端與基本電壓緩沖電路中的靜態(tài)偏置電流源并聯(lián)。
2. 如權利要求1所述的用于線性穩(wěn)壓器的電壓緩沖電路，其特征是基 本電壓緩沖電路至少包括一個共漏極連接的MOS型晶體管或共集電極連接 的雙極型晶體管，以及一個電流值為固定值的靜態(tài)偏置電流源。
3. 如權利要求1所述的用于線性穩(wěn)壓器的電壓緩沖電路，其特征是電 流鏡電路的輸入端與輸出電流監(jiān)測電路的輸出端連接，電流鏡電路的輸入晶 體管為柵極與漏極短接的MOS型晶體管或者是基極與集電極短接的雙極晶 體管，電流鏡電路的輸出晶體管的柵極/基極與輸入晶體管的柵極/基極連接， 漏極/集電極與基本電壓緩沖電路的靜態(tài)偏置電流源并聯(lián)。
4. 如權利要求l所述的用于線性穩(wěn)壓器的電壓緩沖電路，其特征是輸 出電流監(jiān)測電路由電流監(jiān)測晶體管構(gòu)成，電流監(jiān)測晶體管為與線性穩(wěn)壓器電 壓調(diào)整管并聯(lián)的同類型晶體管，其柵極/基極接基本電壓緩沖電路的輸出端。
5. 如權利要求1所述的用于線性穩(wěn)壓器的電壓緩沖電路，其特征是， 輸出電流監(jiān)測電路包括提高電流監(jiān)測精度的輔助電路，輔助電路有三個連接 端，分別與電流監(jiān)測晶體管的漏極/集電極、線性穩(wěn)壓器的輸出端和電流鏡 電路輸入端連接。
全文摘要
本發(fā)明涉及一種用于線性穩(wěn)壓器的電壓緩沖電路，由基本電壓緩沖電路、輸出電流監(jiān)測電路、電流鏡電路構(gòu)成，其中基本電壓緩沖電路的輸入端與線性穩(wěn)壓器的壓差放大器輸出端連接，輸出端為動態(tài)偏置電源緩沖電路的輸出端，輸出電流監(jiān)測電路的輸出端與電流鏡電路的輸入端連接，電流鏡電路的輸出端與基本電壓緩沖電路中的靜態(tài)偏置電流源并聯(lián)。在不增加穩(wěn)壓器電路的靜態(tài)功耗的條件下，減小電壓緩沖電路輸出端極點對系統(tǒng)相位裕度和穩(wěn)定性影響；無需采用傳統(tǒng)線性穩(wěn)壓器，利用片外濾波電容等效串聯(lián)電阻產(chǎn)生零點的做法，因而降低系統(tǒng)的成本和使用難度，減小了等效串聯(lián)電阻對穩(wěn)壓器電路瞬態(tài)響應和噪聲抑制能力的影響；無需芯片上頻率補償電容，節(jié)省了芯片面積。
文檔編號G05F1/56GK101105696SQ200710018428
公開日2008年1月16日 申請日期2007年8月8日 優(yōu)先權日2007年8月8日
發(fā)明者汪西虎 申請人:中國航天時代電子公司第七七一研究所