專利名稱：基于片上系統(tǒng)的嵌入式運(yùn)動(dòng)控制方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于一種機(jī)電一體化的數(shù)控技術(shù)領(lǐng)域，具體地講是一種基于片上系統(tǒng)(SoCSystem on Chip)的嵌入式運(yùn)動(dòng)控制方法及裝置。
背景技術(shù)：
當(dāng)前為了實(shí)現(xiàn)運(yùn)動(dòng)控制系統(tǒng)(包括數(shù)控機(jī)床)在軟硬件方面的開放性，一般對(duì)開放式系統(tǒng)的研究集中在充分利用當(dāng)前已經(jīng)很成熟的PC(個(gè)人計(jì)算機(jī))機(jī)軟硬件平臺(tái)?；赑C機(jī)的運(yùn)動(dòng)控制裝置在結(jié)構(gòu)和性能上都存在很大的局限性(1)沒有定義獨(dú)立的適合于數(shù)控加工控制的開放結(jié)構(gòu)。
由于采用的是通用計(jì)算機(jī)平臺(tái)，所具備的開放性都是計(jì)算機(jī)本身固有的開放特征，不是針對(duì)數(shù)控加工的特點(diǎn)來定義的，這種借鑒方式的代價(jià)結(jié)實(shí)完全依賴于計(jì)算機(jī)結(jié)構(gòu)體系框架，PC計(jì)算機(jī)作為一個(gè)通用平臺(tái)無論從底層硬件設(shè)計(jì)和操作系統(tǒng)環(huán)境上都沒有對(duì)數(shù)控加工特殊性的考慮，因此不能很好地從根本上搭建數(shù)控平臺(tái)。
(2)工控機(jī)模式的開放式數(shù)控系統(tǒng)不能很好地保證實(shí)時(shí)性和可靠性。
PC計(jì)算機(jī)在運(yùn)行時(shí)由于采用通用的操作系統(tǒng)，占用了很大的系統(tǒng)資源，與數(shù)控加工無關(guān)的任務(wù)可能占去了系統(tǒng)更多的工作份額，他們干擾著系統(tǒng)對(duì)現(xiàn)場(chǎng)加工的及時(shí)響應(yīng)，降低了系統(tǒng)對(duì)重要控制時(shí)間的處理速度，增加了PC計(jì)算機(jī)在運(yùn)行時(shí)由于采用通用的操作系統(tǒng)，占用了很大的系統(tǒng)資源，與數(shù)控加工無關(guān)的任務(wù)可能占去了系統(tǒng)更多的工作份額，他們干擾著系統(tǒng)對(duì)現(xiàn)場(chǎng)加工的及時(shí)響應(yīng)，降低了系統(tǒng)對(duì)重要控制時(shí)間的處理速度，增加了系統(tǒng)運(yùn)行開銷，這些都會(huì)導(dǎo)致系統(tǒng)的不穩(wěn)定。
(3)工控機(jī)模式數(shù)控系統(tǒng)成本過高。
一臺(tái)能滿足數(shù)控加工速度要求的計(jì)算機(jī)至少需要投資數(shù)千元再配上運(yùn)動(dòng)控制卡，使得成本很難降低。而一塊嵌入式微處理器才不過一百多元，所采用可編程器件的芯片也不過在百元左右，再加上所采用的實(shí)時(shí)控制系統(tǒng)是免費(fèi)開放源代碼的，不會(huì)有軟件版權(quán)使用上的額外開銷，這些都使得成本有了很大程度的降低。確保了申請(qǐng)專利具有很好的性能價(jià)格比。

發(fā)明內(nèi)容
本發(fā)明公布了一種提高數(shù)控系統(tǒng)的實(shí)時(shí)性和可靠性，降低了系統(tǒng)體積成本的基于片上系統(tǒng)(SoCSystem on Chip)的嵌入式運(yùn)動(dòng)控制方法及裝置，以克服上述的不足。
為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采取的技術(shù)措施是整個(gè)SOC芯片采取模塊化設(shè)計(jì)，系統(tǒng)的CPU(中央處理器)模塊、控制模塊、外圍接口、插補(bǔ)運(yùn)算模塊和伺服控制模塊采用IP(知識(shí)產(chǎn)權(quán))核的方式，用VHDL(硬件描述語言)硬件描述語言實(shí)現(xiàn)，然后在引入測(cè)試矢量的基礎(chǔ)上，通過仿真測(cè)試工具進(jìn)行時(shí)序和功能上的仿真，最后功能完善的形成IP核庫(kù)，在系統(tǒng)所有模塊的IP核實(shí)現(xiàn)后，最后集成在一起就形成一個(gè)完整的數(shù)控硬件裝置，然后經(jīng)過整體調(diào)試即完成實(shí)時(shí)內(nèi)核的設(shè)計(jì)。
本發(fā)明還提供了一種基于片上系統(tǒng)的嵌入式運(yùn)動(dòng)控制裝置，它包括32位嵌入式微控制器CPU模塊，外圍接口、含插補(bǔ)模塊的控制模塊和數(shù)字伺服模塊，其中微控制器CPU模塊分別與控制模塊和外圍接口連接實(shí)現(xiàn)雙向通訊，數(shù)字伺服模塊輸入端接收控制模塊的輸出信號(hào)，其輸出信號(hào)給所控制的主軸電機(jī)和進(jìn)給電機(jī)，外圍接口與外部設(shè)備相連接。
上述32位嵌入式微控制器CPU模塊采用32位ARM(一種精簡(jiǎn)指令體系的微處理器)微處理器IP核克服基于通用PC機(jī)結(jié)構(gòu)的控制系統(tǒng)在體積功耗方面的缺陷，實(shí)現(xiàn)人機(jī)接口、網(wǎng)絡(luò)接口、系統(tǒng)管理界面、仿真顯示和G代碼編譯功能。
上述插補(bǔ)模塊采用哈佛結(jié)構(gòu)的DSP(數(shù)字信號(hào)處理器)軟IP核實(shí)現(xiàn)高速實(shí)時(shí)的插補(bǔ)算法，采用兩級(jí)插補(bǔ)方案，第一步由微處理器的IP核將加工對(duì)象的加工輪廓按照數(shù)據(jù)采樣插補(bǔ)算法分割成若干直線段，以進(jìn)行粗插補(bǔ)；第二步采用硬件IP核對(duì)粗插補(bǔ)輸出的微小線段進(jìn)行精插補(bǔ)，輸出控制脈沖。
上述數(shù)字伺服模塊采用模糊PID(比例、積分、微分)控制算法軟IP核實(shí)現(xiàn)伺服控制的模糊化、模糊推理(包括模糊規(guī)則的存儲(chǔ))、非模糊化和PID參數(shù)調(diào)整功能。
本發(fā)明在一塊芯片上實(shí)現(xiàn)32位嵌入式微控制器IP核、插補(bǔ)IP核和數(shù)字伺服IP核，可以針對(duì)不同的機(jī)床、不同的加工對(duì)象、不同數(shù)目的進(jìn)給軸、不同的伺服電機(jī)，靈活地選取和配置不同功能的IP核。由于本發(fā)明采用了以上技術(shù)方案，提高了系統(tǒng)的實(shí)時(shí)性、可靠性和可重用性，降低了系統(tǒng)體積和成本。


圖1為本發(fā)明的整體結(jié)構(gòu)框圖。
圖2為微控制器IP核的結(jié)構(gòu)圖。
圖3為插補(bǔ)模塊的IP核的結(jié)構(gòu)圖。
圖4為數(shù)字伺服模塊的IP核的結(jié)構(gòu)圖。
圖5為PID模塊的實(shí)現(xiàn)的示例圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作出進(jìn)一步詳細(xì)的說明。
本發(fā)明在一塊芯片上實(shí)現(xiàn)32位嵌入式微控制器IP核、插補(bǔ)IP核和數(shù)字伺服IP核。其工作過程是用戶輸入G代碼后，由微控制器IP核中的代碼解釋器將代碼翻譯成數(shù)控系統(tǒng)能控制各個(gè)電機(jī)的指令，包括G指令、M指令、S指令和T指令等。然后微控制器將翻譯后的指令傳輸給插補(bǔ)IP核模塊，由插補(bǔ)模塊進(jìn)行粗插補(bǔ)和精插補(bǔ)，輸出控制脈沖給數(shù)字伺服IP核模塊。
在圖1中，包括了32位嵌入式微控制器IP核，插補(bǔ)IP核和數(shù)字伺服IP核。其中G代碼解釋模塊是核心模塊。其工作過程是用戶輸入G代碼后，由代碼解釋器將代碼翻譯成數(shù)控系統(tǒng)能控制各個(gè)電機(jī)的指令，包括G指令、M指令、S指令、F指令和T指令等。當(dāng)執(zhí)行G指令時(shí)，系統(tǒng)調(diào)用插補(bǔ)算法模塊、補(bǔ)償模塊和位置控制模塊，直接控制進(jìn)給電機(jī)的運(yùn)動(dòng)。G代碼程序中的M指令、S指令和T指令等屬于附加指令，是數(shù)控系統(tǒng)實(shí)施外部操作的重要功能，如控制主軸電機(jī)的起停、冷卻液的開關(guān)、夾具的松夾、潤(rùn)滑的工作、防護(hù)門的開關(guān)等。當(dāng)G代碼解釋器執(zhí)行到附加指令時(shí)，它把控制代碼送到PLC，由PLC譯碼辨別數(shù)控程序的操作要求，再通過PLC程序控制外部電路執(zhí)行，系統(tǒng)中的PLC模塊用軟件實(shí)現(xiàn)，可以節(jié)約成本和減小體積。PLC除了執(zhí)行M、T、S指令外，還接受控制面板上的一些I/O信號(hào)以及系統(tǒng)中的顯示、報(bào)警等信號(hào)。插補(bǔ)、補(bǔ)償和位置控制等模塊是系統(tǒng)中的核心，其精度和實(shí)時(shí)性是數(shù)控系統(tǒng)性能的重要指標(biāo)。伺服單元對(duì)系統(tǒng)輸出的控制信號(hào)進(jìn)行放大、整形后，直接驅(qū)動(dòng)各個(gè)電機(jī)的單元。外圍接口模塊是系統(tǒng)與其他外圍設(shè)備的接口，實(shí)現(xiàn)友好的人機(jī)交互界面。
在圖2中，實(shí)現(xiàn)的是32位的ARM微處理器，包括算術(shù)邏輯單元ALU、累加器ACC、程序計(jì)數(shù)器PC、指令寄存器IR等核心單元和MMU、高速緩存、系統(tǒng)總線和外圍總線、串行通信、看門狗等接口模塊。其工作步驟如下(1)從存儲(chǔ)器讀取指令。
(2)譯碼以鑒別它是哪類指令。
(3)從寄存器中取出操作數(shù)。
(4)將操作數(shù)組合，得到結(jié)果或者存儲(chǔ)器地址。
(5)將結(jié)果寫回寄存器。
在圖3中，采用兩級(jí)插補(bǔ)方案，將插補(bǔ)任務(wù)分成兩步完成。第一步由CPU模塊先將加工對(duì)象的加工輪廓按照數(shù)據(jù)采樣插補(bǔ)算法分割成若干直線段，以進(jìn)行粗插補(bǔ)。第二步采用硬件IP核對(duì)粗插補(bǔ)輸出的微小線段進(jìn)行精插補(bǔ)，輸出控制脈沖。插補(bǔ)器IP由CPU接口模塊、數(shù)據(jù)緩沖處理模塊、脈沖產(chǎn)生模塊和伺服接口模塊組成。其中脈沖產(chǎn)生模塊是核心部分，由累加器和分頻器實(shí)現(xiàn)。它使用DDA插補(bǔ)原理，包括各聯(lián)動(dòng)坐標(biāo)軸累加器和計(jì)數(shù)器兩部分，同時(shí)采用分頻器對(duì)溢出脈沖進(jìn)行分頻，以改善溢出脈沖的不均勻性。
在圖4中，采用模糊PID控制算法實(shí)現(xiàn)伺服控制。首先確定一單位時(shí)間T作為采樣周期，在每個(gè)采樣周期內(nèi)對(duì)電機(jī)的實(shí)際速度進(jìn)行采樣，將采樣值與額定的轉(zhuǎn)速比較后，再通過微分和積分運(yùn)算來得到實(shí)際的控制指令。整個(gè)模糊PID控制IP核由4個(gè)部分組成，他們分別是模糊化、模糊推理(包括模糊規(guī)則的存儲(chǔ))、非模糊化和PID參數(shù)調(diào)整。
在圖5中，PID模塊由比例、積分和微分電路構(gòu)成，P、I和D三部分分別完成公式中的Kp[e(k)-e(k-1)]、Kie(k)和Kd[e(k)-2e(k-1)+e(k-2)]運(yùn)算，他們分別由寄存器、加法器、減法器和乘法器構(gòu)成，其中寄存器臨時(shí)存儲(chǔ)前一次或兩次時(shí)鐘周期的值，系數(shù)Kp、Ki和Kd可以調(diào)整。
上述敘述給出了本發(fā)明的一個(gè)具體實(shí)施例，其IP核功能的選取和實(shí)現(xiàn)可以有多種方式，本領(lǐng)域的技術(shù)人員可根據(jù)實(shí)際要求選擇合適的實(shí)現(xiàn)方式。
本說明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
權(quán)利要求
1.一種基于片上系統(tǒng)的嵌入式運(yùn)動(dòng)控制方法，其特征在于整個(gè)片上系統(tǒng)(SOC)芯片采取模塊化設(shè)計(jì)，系統(tǒng)的CPU模塊、控制模塊、外圍接口、插補(bǔ)運(yùn)算模塊和伺服控制模塊采用IP核的方式，用VHDL硬件描述語言實(shí)現(xiàn)，然后在引入測(cè)試矢量的基礎(chǔ)上，通過仿真測(cè)試工具進(jìn)行時(shí)序和功能上的仿真，最后功能完善的形成IP核庫(kù)，在系統(tǒng)所有模塊的IP核實(shí)現(xiàn)后，最后集成在一起就形成一個(gè)完整的數(shù)控硬件裝置，然后經(jīng)過整體調(diào)試即完成實(shí)時(shí)內(nèi)核的設(shè)計(jì)。
2.一種基于片上系統(tǒng)的嵌入式運(yùn)動(dòng)控制裝置，其特征在于包括32位嵌入式微控制器CPU模塊，外圍接口、含插補(bǔ)模塊的控制模塊和數(shù)字伺服模塊，其中微控制器CPU模塊分別與控制模塊和外圍接口連接實(shí)現(xiàn)雙向通訊，數(shù)字伺服模塊輸入端接收控制模塊的輸出信號(hào)，其輸出信號(hào)給所控制的主軸電機(jī)和進(jìn)給電機(jī)，外圍接口與外部設(shè)備相連接。
3.如權(quán)利要求2所述的基于片上系統(tǒng)的嵌入式運(yùn)動(dòng)控制裝置，其特征在于32位嵌入式微控制器CPU模塊采用32位ARM微處理器IP核克服基于通用PC機(jī)結(jié)構(gòu)的控制系統(tǒng)在體積功耗方面的缺陷，實(shí)現(xiàn)人機(jī)接口、網(wǎng)絡(luò)接口、系統(tǒng)管理界面、仿真顯示和G代碼編譯功能。
4.如權(quán)利要求2所述的基于片上系統(tǒng)的嵌入式運(yùn)動(dòng)控制裝置，其特征在于插補(bǔ)模塊采用哈佛結(jié)構(gòu)的DSP軟IP核實(shí)現(xiàn)高速實(shí)時(shí)的插補(bǔ)算法，采用兩級(jí)插補(bǔ)方案，第一步由微處理器的IP核將加工對(duì)象的加工輪廓按照數(shù)據(jù)采樣插補(bǔ)算法分割成若干直線段，以進(jìn)行粗插補(bǔ)；第二步采用硬件IP核對(duì)粗插補(bǔ)輸出的微小線段進(jìn)行精插補(bǔ)，輸出控制脈沖。
5.如權(quán)利要求2所述的基于片上系統(tǒng)的嵌入式運(yùn)動(dòng)控制裝置，其特征在于數(shù)字伺服模塊采用模糊PID控制算法軟IP核實(shí)現(xiàn)伺服控制的模糊化、模糊推理、非模糊化和PID參數(shù)調(diào)整功能。
全文摘要
本發(fā)明涉及一種基于片上系統(tǒng)的嵌入式運(yùn)動(dòng)控制方法及裝置，整個(gè)SOC芯片采取模塊化設(shè)計(jì)，系統(tǒng)的模塊采用IP核的方式，用VHDL硬件描述語言實(shí)現(xiàn)，然后在引入測(cè)試矢量的基礎(chǔ)上，通過仿真測(cè)試工具進(jìn)行時(shí)序和功能上的仿真，最后功能完善的形成IP核庫(kù)，在系統(tǒng)所有模塊的IP核實(shí)現(xiàn)后，最后集成在一起就形成一個(gè)完整的數(shù)控硬件裝置，然后經(jīng)過整體調(diào)試即完成實(shí)時(shí)內(nèi)核的設(shè)計(jì)。本發(fā)明在一塊芯片上實(shí)現(xiàn)32位嵌入式微控制器IP核、插補(bǔ)IP核和數(shù)字伺服IP核，可以針對(duì)不同的機(jī)床、不同的加工對(duì)象、不同數(shù)目的進(jìn)給軸、不同的伺服電機(jī)，靈活地選取和配置不同功能的IP核。由于本發(fā)明采用了以上技術(shù)方案，提高了系統(tǒng)的實(shí)時(shí)性、可靠性和可重用性，降低了系統(tǒng)體積和成本。
文檔編號(hào)G05B15/02GK1752874SQ20051001933
公開日2006年3月29日 申請(qǐng)日期2005年8月22日 優(yōu)先權(quán)日2005年8月22日
發(fā)明者周祖德, 李方敏, 劉泉, 徐成, 尹勇 申請(qǐng)人:武漢理工大學(xué)