專(zhuān)利名稱(chēng)：調(diào)整負(fù)載中晶體管跨導(dǎo)變化范圍用的偏置補(bǔ)償電路的制作方法
技術(shù)領(lǐng)域：
調(diào)整負(fù)載中晶體管跨導(dǎo)變化范圍用的偏置補(bǔ)償電路屬于CMOS集成電路中負(fù)載晶體管的跨導(dǎo)調(diào)整技術(shù)領(lǐng)域。
背景技術(shù)：
由于制造步驟的不一致而引起的工藝參數(shù)的波動(dòng)、電路工作的環(huán)境溫度改變以及電源電壓的變化都會(huì)引起電路的性能在其標(biāo)稱(chēng)值附近波動(dòng)。在集成電路設(shè)計(jì)過(guò)程中，要求電路在工藝過(guò)程、電源電壓以及環(huán)境溫度(Process、Supply Voltage、and Temperature，PVT)變化的時(shí)候電路性能比較穩(wěn)健，從而避免電路的合格率的降低。
在某些電路如LC振蕩器中，晶體管的跨導(dǎo)是一個(gè)關(guān)鍵的中間性能指標(biāo)(見(jiàn)參考文獻(xiàn)Ham，D.，and Hajimiri，A.‘Concepts and Methods in Optimization of Integrated LC VCOs’，IEEE J.Solid-State Circuits，June 2001，Vol.36，No.6，pp.896-909)。圖1所示為經(jīng)過(guò)補(bǔ)償?shù)腖C振蕩器的電路(左邊)以及它在穩(wěn)態(tài)情況下的線(xiàn)性等效電路(右邊)。在這里跨導(dǎo)gtank代表諧振回路的損耗，而-gactive代表電路中用以補(bǔ)償諧振回路損耗的有源器件的等效的負(fù)跨導(dǎo)。在振蕩器電路中，輸出信號(hào)的相位噪聲是最重要的性能指標(biāo)。根據(jù)振蕩器的相位噪聲理論，一個(gè)振蕩器的最優(yōu)的相位噪聲性能在-gactive選某一個(gè)優(yōu)化值-gopt的時(shí)候出現(xiàn)。在實(shí)際的應(yīng)用中，隨著PVT的變化而引起的-gactive的變化會(huì)引起相位噪聲性能偏離原先我們?cè)O(shè)計(jì)的最優(yōu)點(diǎn)；-gactive的變化范圍越大，相位噪聲的性能就會(huì)越差。因此，減小-gactive隨PVT變化的變化很重要。
在這本發(fā)明中，我們將介紹一種偏置電流補(bǔ)償?shù)姆椒?，可以減小MOS晶體管的跨導(dǎo)隨PVT的變化而變化從而最終提高LC振蕩器的性能。同樣的方法可以在其他的需要穩(wěn)定的晶體管跨導(dǎo)到的電路中應(yīng)用。經(jīng)過(guò)檢索，沒(méi)有發(fā)現(xiàn)類(lèi)似現(xiàn)有技術(shù)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種用于降低集成電路中MOS集體管跨導(dǎo)的方差的偏置補(bǔ)償電路。本發(fā)明的特征在于，它包含有用作電流偏置的電流鏡，包含電流源；第一NMOS管，用MN2表示，它的漏極、柵極都與所述電流源的輸出端相連；第二NMOS管，用MN3表示，它的柵極和上述MN2管的柵極相連，它的源極和上述MN2管的源極共地；負(fù)載中的晶體管，用MN4表示，它的源極和上述MN3管的漏極相連，它的漏極接電源；電流補(bǔ)償電路，包含電阻分壓支路，有兩個(gè)電阻串連而成，一端接電源另一端接地；第三NMOS管，它的柵極和上述電阻分壓支路的中點(diǎn)相連，它的漏極接上述電流源的輸出端，它的源極接地。
所述的電阻分壓支路中，接地電阻的另一端經(jīng)一個(gè)反接的二級(jí)管與所述的電阻分壓之路中點(diǎn)相連。
在LC振蕩器中使用了本發(fā)明所述的電流補(bǔ)償電路后，比沒(méi)有補(bǔ)償?shù)腘MOS管跨導(dǎo)的方差降低了41.4％。


圖1LC振蕩器原理圖1A已用偏置補(bǔ)償?shù)腖C振蕩器電路的原理圖；1B圖1a的等效原理圖。
圖2NMOS電路中偏置補(bǔ)償電路的原理圖2A未補(bǔ)償前的NMOS電路中電流鏡的電路原理圖；2B已補(bǔ)償后的NMOS電路中電流鏡的電路原理圖。
圖3PMOS以及CMOS電路中偏置補(bǔ)償電路的原理圖3A已補(bǔ)償后的PMOS電路中電流鏡的電路原理圖。
3B已補(bǔ)償后的CMOS電路中電流鏡的電路原理圖。
圖4經(jīng)過(guò)補(bǔ)償?shù)暮臀唇?jīng)過(guò)補(bǔ)償?shù)木w管的跨導(dǎo)在各種情況下變化的比較具體實(shí)施方式
在圖2A中，是一個(gè)被廣泛使用的用作電流偏置的電流鏡；圖2B中是一個(gè)增加了電流補(bǔ)償?shù)碾娏麋R。其中MN4是我們需要保持其跨導(dǎo)穩(wěn)定的晶體管，晶體管MN2和MN3是偏置的電流鏡，晶體管MN1、電阻R1和電阻R2組成我們所推薦的補(bǔ)償電路。MOS晶體管的漏源電流(IDS)和跨導(dǎo)(gm)可以表示為(見(jiàn)文獻(xiàn)Razavi，B.‘Design of Analog CMOS IntegratedCircuits’，McGraw.Hill Companies，Inc.，2001.)IDS=12·K·(VGS-VTH)2·(1+λ·VDS)----(1)]]>同時(shí)gm=K·(VGS-VTH)·(1+λ·VDS)=2K·IDS·(1+λ·VDS)----(2)]]>其中K為晶體管的電子遷移能力系數(shù)，λ為晶體管溝道長(zhǎng)度調(diào)制系數(shù)，VTH為晶體管的閾值電壓，另外，VGS和VDS分別為晶體管的柵源電壓和漏源電壓。由于PVT的變化，K、λ和VTH也將發(fā)生變化，這將引起漏源電流IDS和跨導(dǎo)gm的變化。在下一段中，我們將分析我們推薦的輔助電路是如何工作的，同時(shí)介紹它為什么可以降低晶體管MN4的跨導(dǎo)的變化。
首先，假設(shè)K由于PVT的變化而變大了。為了簡(jiǎn)單起見(jiàn)，我們首先忽略晶體管的溝道長(zhǎng)度調(diào)制效應(yīng)。在圖2A所示的電路中，晶體管MN2的漏源電流IDS，MN2不變，晶體管MN4的漏源電流IDS，MN4也不會(huì)變化。根據(jù)公式(2)，晶體管MN4的跨導(dǎo)gm，MN4將隨著K的增加而增加。在圖2B所示的電路中，我們會(huì)發(fā)現(xiàn)，由于晶體管MN1的柵源電壓VGS，MN1是不變的，同時(shí)它的漏源電流IDS，MN1將隨K的增加而增加，同時(shí)相應(yīng)的，MN2的漏源電流會(huì)降低。這就補(bǔ)償了K的增加從而抑制了晶體管MN4的跨導(dǎo)gm的增加。如果我們仔細(xì)設(shè)計(jì)電路，我們甚至可以使得在K增加的時(shí)候晶體管MN4的跨導(dǎo)gm的保持不變。同樣的道理，這樣的補(bǔ)償在K降低的時(shí)候也會(huì)發(fā)生作用。
其次，在圖2A中，如果閾值電壓VTH隨PVT變化而變小，根據(jù)公式(2)，為了保持IDS，MN2不變，VGS，MN2將會(huì)降低；這樣根據(jù)公式(1)，由于MN2的漏源電壓VDS，MN2＝VGS，MN2的降低，VGS，MN2-VTH會(huì)增加。那么VGS，MN3-VTH，IDS，MN3，IDS，MN4以及晶體管MN4的跨導(dǎo)gm都將增加。當(dāng)如圖2B所示的輔助電路被加上之后，MN1的漏源電流IDS，MN1將隨著VTH的降低而增加，因此MN2的漏源電流IDS，MN2將相應(yīng)的降低。IDS，MN2的降低引起和它相關(guān)的晶體管MN3和MN4的漏源電流IDS，MN3和IDS，MN4。這樣由于閾值電壓VTH降低而引起的MN4的跨導(dǎo)gm的增加就被有效的抑制了。和K的變化相似，當(dāng)VTH增加的時(shí)候，輔助電路仍然發(fā)揮作用。
最后，我們來(lái)分析電源電壓變化時(shí)補(bǔ)償電路是如何工作的。首先我們假定電源電壓增加的情況，在圖2A中，晶體管MN3和MN4的漏源電壓將增加，從而MN4的漏源電流IDS，MN4會(huì)變大導(dǎo)致對(duì)應(yīng)的跨導(dǎo)gm增加。在圖2B中，電源電壓的增加將抬高晶體管的柵源電壓VGS，MN1，從而它的漏源電流IDS，MN1會(huì)增加。正如上面所提到的那樣，IDS，MN1的增加會(huì)導(dǎo)致MN3和MN4的漏源電流下將，從而在一定程度上抑制由于電源電壓升高帶來(lái)的MN4的跨導(dǎo)的增加。
在我們?cè)O(shè)計(jì)PMOS和CMOS電路，相似的補(bǔ)償辦法也可以被應(yīng)用。這樣的補(bǔ)償電路可以參考圖3。
在這一小節(jié)中，我們將介紹一個(gè)例子說(shuō)明在振蕩器的設(shè)計(jì)中補(bǔ)償?shù)男Ч?。電路的?shí)現(xiàn)是用意法半導(dǎo)體公司的1.2V HCMOS9RF工藝(見(jiàn)文獻(xiàn)‘HCMOS9_GP 0.13um SIX METAL CMOS PROCESSFOR RF APPLICATION’，STMicroelectronic，May，2003)。圖1A是一個(gè)只有NMOS晶體管的LC振蕩器，圖1B中的gactive對(duì)應(yīng)著電路圖中M4和M5的跨導(dǎo)gm。在這個(gè)例子中，補(bǔ)償電路和圖2B中有些不同，在兩個(gè)電阻中插入一個(gè)二級(jí)管，這樣做的目的是為了優(yōu)化電源電壓的補(bǔ)償。
將電源電壓分別設(shè)為1.08、1.2和1.32伏，我們將電路在0、27和70℃的情況下對(duì)晶體管的典型值、快工藝和慢工藝等三種工藝偏差情況進(jìn)行仿真。由于在補(bǔ)償電路中用到了電阻和二級(jí)管，他們的參數(shù)也會(huì)隨工藝的變化而變化；所以仿真同時(shí)也考到電阻和二級(jí)管在典型值、最大值和最小值三種工藝偏差下的情況，這樣所有的PVT變化共243種組合我們?nèi)孔隽朔抡?。?duì)于M4的跨導(dǎo)，我們對(duì)經(jīng)過(guò)補(bǔ)償?shù)暮臀唇?jīng)過(guò)補(bǔ)償?shù)碾娐愤M(jìn)行統(tǒng)計(jì)，結(jié)果如圖四所示。在未經(jīng)補(bǔ)償?shù)碾娐分?，M4的跨導(dǎo)gm的平均值為6.2ms，最大和最小值分別為0.52ms和0.71ms；而在經(jīng)過(guò)補(bǔ)償?shù)碾娐分?，gm的均值相同但是最大最小值分別變?yōu)?.54ms和0.68ms，比未經(jīng)補(bǔ)償?shù)碾娐返淖兓秶×?6.3％。原始的未經(jīng)補(bǔ)償?shù)腗4的跨導(dǎo)gm的標(biāo)準(zhǔn)差為0.538ms，而經(jīng)過(guò)補(bǔ)償后的標(biāo)準(zhǔn)差值變?yōu)?.315ms，經(jīng)過(guò)補(bǔ)償?shù)谋任唇?jīng)補(bǔ)償?shù)慕档土?1.4％。
如果二級(jí)管可以用能隙電壓源代替，圖中晶體管M1的柵源電壓VGS，M1的變化將會(huì)變小，那么補(bǔ)償電路的效果會(huì)更加明顯。另外的實(shí)現(xiàn)用理想電壓源代替圖1A中的二級(jí)管，經(jīng)過(guò)補(bǔ)償后的M4的跨導(dǎo)的方差變?yōu)?.269ms，只有原先的未經(jīng)補(bǔ)償是的一半。
權(quán)利要求
1.調(diào)整負(fù)載晶體管跨導(dǎo)用的偏置補(bǔ)償電路，含有一個(gè)用作電流偏置的電流鏡，其特征在于，它包含有用作電流偏置的電流鏡，包含電流源；第一NMOS管，用MN2表示，它的漏極、柵極都與所述電流源的輸出端相連；第二NMOS管，用MN3表示，它的柵極和上述MN2管的柵極相連，它的源極和上述MN2管的源極共地；負(fù)載中的晶體管，用MN4表示，它的源極和上述MN3管的漏極相連，它的漏極接電源；電流補(bǔ)償電路，包含電阻分壓支路，有兩個(gè)電阻串連而成，一端接電源另一端接地；第三NMOS管，它的柵極和上述電阻分壓支路的中點(diǎn)相連，它的漏極接上述電流源的輸出端，它的源極接地。
2.根據(jù)權(quán)利要求1所述的調(diào)整負(fù)載中晶體管跨導(dǎo)用的電流鏡，其特征在于所述的電阻分壓支路中，接地電阻的另一端經(jīng)一個(gè)反接的二級(jí)管與所述的電阻分壓之路中點(diǎn)相連。
全文摘要
調(diào)整負(fù)載中晶體管跨導(dǎo)變化范圍用的電流鏡屬于CMOS集成電路中負(fù)載晶體管的跨導(dǎo)調(diào)整技術(shù)領(lǐng)域，其特征在于再用作電流偏置的電流鏡中，在它的偏置電流源輸出端對(duì)地并聯(lián)一個(gè)NMOS晶體管，該NMOS晶體管的柵極與一個(gè)電阻分壓支路的中點(diǎn)相連接，所述的NMOS管和所述的電阻分壓支路共同構(gòu)成了一個(gè)偏置補(bǔ)償電路。在LC振蕩器中使用了本發(fā)明所述的電流補(bǔ)償電路后，比沒(méi)有補(bǔ)償?shù)腘MOS管跨導(dǎo)的方差降低了41.4％。
文檔編號(hào)G05F3/24GK1655086SQ20051001135
公開(kāi)日2005年8月17日 申請(qǐng)日期2005年2月25日 優(yōu)先權(quán)日2005年2月25日
發(fā)明者冒小建, 楊華中, 汪蕙 申請(qǐng)人:清華大學(xué)