專利名稱：具有動態(tài)背柵極偏置的自舉二極管仿真器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高壓半橋路驅(qū)動電路以及用于仿真自舉電容器充電電路中的自舉二極管(bootstrap diode)的電路。
背景技術(shù)：
高壓半橋路開關(guān)電路可以用于各種應用，例如電機驅(qū)動、用于熒光燈的電子鎮(zhèn)流器以及電源。半橋路電路采用一對推拉輸出電路(totempole)連接的開關(guān)元件(例如，晶體管、IGBT和/或FET器件)，所述開關(guān)元件設(shè)置在直流高壓電源上。例如，參照圖1，可以看到如現(xiàn)有技術(shù)中所公知的傳統(tǒng)的半橋路開關(guān)電路100。半橋路開關(guān)電路100包括在負載節(jié)點“A”處以推拉輸出電路結(jié)構(gòu)彼此相連的晶體管105a、105b、電連接到晶體管105a的漏極和晶體管105b的源極的直流電壓源110、分別電連接到晶體管105a、105b柵極用以提供適當?shù)目刂菩盘杹硎咕w管105a、105b導通和關(guān)斷的柵極驅(qū)動緩沖器DRV1、DRV2、以及用于分別向FET器件105a、105b提供電源的直流電壓源DC1、DC2。直流電壓源DC1、DC2的電壓通常比直流電壓源110低，因為正常驅(qū)動晶體管105a、105b所需的柵極驅(qū)動電壓水平通常比直流電壓源110所提供的電壓水平低得多。如圖1所示，下部的晶體管105b、直流電壓源DC2、直流電壓源110以及DRV2共享公共節(jié)點“B”，并且上部的晶體管105a、直流電壓源DC1、以及DRV1共享公共節(jié)點“A”。
在工作過程中，對立地控制晶體管105a、105b，以便晶體管105a、105b永遠不會被同時導通。即，當晶體管105a導通時，晶體管105b保持關(guān)斷，反之亦然。這樣，負載節(jié)點“A”(即，連接到負載的輸出節(jié)點)的電壓不是固定不變的，而是在指定的時刻，根據(jù)晶體管105a、105b中哪一個是導通的來選用直流電壓源110的電壓水平或者零伏。
由于電壓源DC2和直流電壓源110共享公共節(jié)點，因此可以相對容易地導出直流電壓源DC2，例如，通過從直流電壓源110分出適當?shù)碾妷核?例如，通過使用分壓器)。但是，需要利用“自舉”技術(shù)來導出直流電壓源DC1，這是因為電壓源DC1需要相對于直流電壓源110浮動。為此，電壓源DC1源自于直流電壓源DC2，例如，如圖2所示，通過在直流電壓源DC1和DC2之間連接高壓二極管DBS。電容器CBS作為用于電源驅(qū)動器DRV1的直流電壓源DC1。
當晶體管105b導通時，負載節(jié)點“A”有效地連接到零伏，并且二極管DBS允許電流從電源DC2流向電容器CBS，從而給電容器CBS充電到接近直流電源DC2的電壓水平。當FET晶體管105b關(guān)斷而晶體管105a導通時，負載節(jié)點“A”處的電壓將近似為直流電壓源110的電壓水平，從而使得二極管DBS變?yōu)榉聪蚱茫⑶覜]有電流從DC2流向電容器CBS。當二極管DBS保持反向偏置時，存儲于電容器CBS中的電荷為緩沖器DRV1提供電壓。但是，電容器CBS僅在有限的時間內(nèi)為DRV1提供電壓，因而需要使得晶體管M1關(guān)斷并使得晶體管105b導通來補充存儲于電容器CBS中的電荷。
由于自舉電容器所需的電容以及自舉二極管所需的擊穿電壓和峰值電流容量太大以至于不能制造在芯片上，因此在目前許多半橋路驅(qū)動電路中，自舉電容器和自舉二級管DBS由未制造在芯片上的分立元件構(gòu)成。
轉(zhuǎn)讓給Warmerdam的第5,502,632號美國專利(下文中稱作“’632”)涉及采用自舉二極管仿真器的高壓集成電路驅(qū)動器。所述仿真器包括LDMOS晶體管，僅在驅(qū)動低邊驅(qū)動電路時，控制所述LDMOS晶體管以對自舉電容器充電。LDMOS晶體管以源極跟蹤器(source follower)配置工作，其源極連接到低邊電源節(jié)點，而其漏極連接到自舉電容器。當驅(qū)動LDMOS晶體管時，通過寄生晶體管傳導的電流是有限的，這是因為這種傳導分流了用于對自舉電容器C1充電的電流。此外，在正常操作過程中，“632”專利中LDMOS晶體管的背柵極被固定至偏壓，以保證使LDMOS晶體管導通所需的恒定4V的柵-源電壓。
盡管傳統(tǒng)的自舉二極管仿真器(例如“632”專利中描述的仿真器)限制了通過寄生晶體管的電流，但是這種仿真器被認為不利地使得至少一些電流被寄生晶體管分流到大地，從而剝奪了至少部分自舉電容器充電所需的電流。這樣，自舉電容器充電更慢，使得這種傳統(tǒng)的自舉二極管仿真器不適合于某些應用，例如，高頻半橋路驅(qū)動器應用。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述傳統(tǒng)的自舉二極管仿真器的缺陷。為此，本發(fā)明提供了一種自舉二極管仿真器，其工作為通過給LDMOS晶體管的背柵極施加接近于但略低于LDMOS晶體管的漏極電壓的電壓，而在LDMOS導通時，動態(tài)地給LDMOS晶體管的背柵極施加偏壓。這樣，寄生晶體管的基極發(fā)射極結(jié)保持反向偏置，因而不會導通從而分流自舉電容器的充電電流。此外，這種動態(tài)偏置使得LDMOS晶體管的導通閾值接近于其零電壓偏置的量值，從而對于給定的柵源電壓來說，其導通電阻(Rdson)達到最小。


圖1圖解說明了傳統(tǒng)的高壓半橋路驅(qū)動電路；圖2圖解說明了采用自舉二極管和自舉電容器的高壓半橋路驅(qū)動電路；圖3圖解說明了根據(jù)本發(fā)明的采用自舉二極管仿真器的高壓半橋路驅(qū)動電路；圖4是進一步示出圖3的自舉二極管仿真器細節(jié)的方框圖；圖5圖解說明了根據(jù)本發(fā)明的柵極控制電路；圖6圖解說明了根據(jù)本發(fā)明的示例性動態(tài)背柵極偏置電路；圖7圖解說明了根據(jù)本發(fā)明的半橋路柵極驅(qū)動集成電路。
具體實施例方式
現(xiàn)在參照圖3，其示出了根據(jù)本發(fā)明的半橋路開關(guān)電路300。半橋路開關(guān)電路300除了設(shè)置自舉二極管仿真器302來取代二極管DBS之外，與圖2的傳統(tǒng)開關(guān)電路相似。當?shù)瓦咈?qū)動器DRV2工作為使FET器件105b導通時，自舉二極管仿真器302工作為給高邊電源節(jié)點305提供近似等于低邊電壓源DC2的電壓。具體來說，當晶體管105b導通時，自舉二極管仿真器302允許電流從電源DC2流向電容器CBS，從而對電容器CBS充電到接近于直流電源DC2的電壓水平。當晶體管105b關(guān)斷而晶體管105a導通時，自舉二極管仿真器302阻止電流從電源DC2流向電容器CBS，從而存儲于自舉電容器CBS中的電荷為緩沖器DRV1提供電壓?？梢岳斫?，可以采用其它開關(guān)器件來實現(xiàn)FET器件105a、105b，例如IGBT。還可以理解，高邊和低邊控制輸入HIN和LIN與本發(fā)明并沒有密切的關(guān)系，可以由任何數(shù)量的控制輸入來代替，例如單個控制輸入。可以直接將該單個控制輸入饋送到緩沖器DRV1、DRV2之一，而緩沖器DRV1、DRV2中的另一個接收該單個控制輸入的反相。例如，可以采用本領(lǐng)域中公知的傳統(tǒng)的非門(inverter gate)來實現(xiàn)該“反相”。
現(xiàn)在參照圖4，其示出了根據(jù)本發(fā)明的示例性自舉二極管仿真器302。自舉二極管仿真器302包括LDMOS晶體管405、電耦合到LDMOS晶體管405柵極的柵極驅(qū)動電路410，以及電耦合到LDMOS晶體管405的背柵極的動態(tài)背柵極偏置電路415。柵極控制電路410和動態(tài)背柵極偏置電路415還連接到低邊電源節(jié)點、低邊返回節(jié)點以及低邊控制輸入LIN。LDMOS晶體管405的源極連接到低邊電源節(jié)點(Vcc)，而LDMOS晶體管405的漏極連接到自舉電容器CBS。
LDMOS晶體管405沿著高邊阱(high-side well)的周邊形成，并且LDMOS晶體管405的導通電阻取決于高邊阱的總周長?？梢允沟肔DMOS晶體管405的導通電阻足夠小，以在LDMOS晶體管405的短暫導通期間，提供對自舉電容器CBS充電所需的電流。
柵極控制電路410包括在低邊驅(qū)動器DRV2工作為使FET器件105b導通時使LDMOS晶體管405導通的電路。為此，柵極控制電路410接收低邊驅(qū)動器的控制輸入LIN，其表明低邊驅(qū)動器DRV2是否工作。現(xiàn)在參照圖5，其示出了根據(jù)本發(fā)明的示例性柵極驅(qū)動電路410。柵極驅(qū)動電路410包括在介于LDMOS晶體管405的柵極和低邊返回節(jié)點(Gnd)之間的節(jié)點“D”處以推拉輸出電路結(jié)構(gòu)相連的晶體管530、535，電耦合到節(jié)點“D”和低邊電源節(jié)點(Vcc)的晶體管525，電耦合于LDMOS晶體管405的背柵極和低邊返回節(jié)點(Gnd)之間的晶體管545，電耦合到晶體管525、530、535和545的柵極的反相器505，電耦合到晶體管530的漏極的電容器540，電耦合到電容器540的反相器515，耦合于反相器515和低邊返回節(jié)點(Gnd)之間的電流源510，以及耦合于反相器515和低邊電源節(jié)點(Vcc)之間的晶體管，并且，晶體管520的柵極連接到節(jié)點“D”。
在工作過程中，柵極控制電路410根據(jù)低邊驅(qū)動器的控制輸入LIN來使得LDMOS晶體管405導通。為此，相對于LDMOS晶體管405的源極，柵極控制電路410為LDMOS晶體管405的柵極提供正電壓。由于LDMOS晶體管405的源極連接到低邊電源節(jié)點(Vcc)，因此，需要電荷泵來驅(qū)動LDMOS晶體管405的柵極，使其電平高于低邊電源節(jié)點(Vcc)。可以通過對電容器540自舉充電并將該電壓施加到LDMOS晶體管405的柵極來實現(xiàn)上述過程。
當?shù)瓦吙刂戚斎隠IN為低時(例如，零伏)，在電容器540的各個節(jié)點處的電壓保持為零伏。通過晶體管530、535使得LDMOS晶體管405的柵極電壓保持為零伏，并且通過晶體管545使得LDMOS晶體管405的背柵極電壓保持為零伏。在該狀態(tài)下，施加到LDMOS晶體管405的柵極和本體的電壓相對于LDMOS晶體管405的源極節(jié)點為負電壓。從而，LDMOS晶體管405保持關(guān)斷，而“本體效應”使得LDMOS晶體管405的導通閾值增大為高于零伏的本體/源極偏壓水平時的導通閾值。這一點是很重要的，因為LDMOS晶體管405不應當在不適當?shù)臅r間導通，尤其不應在負載節(jié)點“A”的電壓轉(zhuǎn)換期間導通。當負載節(jié)點“A”處的dV/dt比值較大時，LDMOS晶體管405的密勒效應電流可能會很大，從而導致LDMOS晶體管405的柵極電壓增大。通過利用“本體效應”而使LDMOS晶體管405的導通閾值最大化，能夠最小化使LDMOS晶體管405非預期導通的電位。
當?shù)瓦吙刂戚斎隠IN為高時，晶體管530、535關(guān)斷而晶體管525導通。在有限的延遲之后，晶體管525使得節(jié)點“D”處的電壓變?yōu)閂cc的電壓。該有限延遲是由LDMOS晶體管405的柵極和電容器540通過晶體管530的本體二極管而形成的節(jié)點“D”的電容性負載引起的。在該有限的延遲時間內(nèi)，晶體管520保持導通，節(jié)點“E”保持高電壓，而節(jié)點“F”被驅(qū)動為低電壓。這就導致電容器540上的電壓相對于節(jié)點“F”升高。一旦節(jié)點“D”的電壓升高到接近于低邊電源節(jié)點(Vcc)的電壓，則晶體管520關(guān)斷并且通過電流源510而使得節(jié)點“E”處的電壓降低。這就導致節(jié)點“F”處的電壓通過反相器515變?yōu)榈瓦呺娫垂?jié)點(Vcc)的電壓，并且節(jié)點“G”處的電壓變成高于低邊電源節(jié)點(Vcc)電壓，所高出的電壓等于電容器540中保持的充電電壓量。此時，節(jié)點“G”處的有效電壓值在理想情況下是低邊電源節(jié)點(Vcc)電壓的兩倍。但是，節(jié)點“G”處的電壓通常小于這樣的電壓，即，該電壓近似等于晶體管530的本體二極管的壓降和晶體管520的閾值電壓之和的電壓量。但是，由于節(jié)點“G”處的電壓(即，約為低邊電源節(jié)點(Vcc)的兩倍)基本上高于LDMOS晶體管405的閾值電壓，因此使得LDMOS晶體管405導通。這就使得LDMOS晶體管405的漏極節(jié)點充電到近似等于低邊電源節(jié)點(Vcc)，用于對自舉電容器CBS充電。
現(xiàn)在參照圖6，其示出了根據(jù)本發(fā)明的示例性動態(tài)背柵極偏置電路415。動態(tài)背柵極偏置電路415包括晶體管635，電耦合到晶體管635柵極的反相器605，電耦合到低邊返回節(jié)點(Gnd)的電流源，電耦合于低邊電源節(jié)點(Vcc)和電流源610之間的晶體管620，電耦合到低邊返回節(jié)點(Gnd)的電流源615，電耦合于電流源615和LDMOS晶體管405的漏極之間的晶體管625，以及電耦合于LDMOS晶體管405的背柵極和低邊返回節(jié)點(Gnd)之間的寄生晶體管630。
當LDMOS晶體管405導通時，開始對自舉電容器CBS充電到近似等于低邊電源節(jié)點(Vcc)的電壓。對自舉電容器充電所需的時間取決于自舉電容器CBS的容量和LDMOS晶體管405的導通電阻。導通電阻值取決于LDMOS晶體管405的尺寸，以及施加在LDMOS晶體管405柵極、并與LDMOS晶體管405的導通閾值有關(guān)的電壓。如上所述，保持施加在LDMOS晶體管405背柵極的電壓相對于源極電壓為負電壓，從而確保LDMOS晶體管405不會在不適當?shù)臅r刻導通。但是，這會導致對于給定的柵源電壓來說，LDMOS晶體管405的導通電阻大于LDMOS晶體管405的背柵極保持與其源極相同電位時的導通電阻。LDMOS晶體管405的較大的導通電阻不利地延長了給自舉電容器CBS充電到其最大電平所需的時間。
因此，為了糾正較大的導通電阻，在自舉電容器充電時升高背柵極的電壓是理想的。這樣，縮短了給自舉電容器CBS充電所需的時間。但是，由于晶體管405、625的LDMOS結(jié)構(gòu)，因此，如果LDMOS晶體管405、625的背柵極電壓升高到或接近于LDMOS晶體管405、625的漏極電壓，則會出現(xiàn)電流的寄生分流。電流的寄生分流由寄生PNP晶體管630模擬，寄生PNP晶體管630在導通時，工作為使得從LDMOS晶體管405、625的漏極流至低邊返回節(jié)點(Gnd)的電流分流，從而將給自舉電容器CBS充電所需的電流轉(zhuǎn)移。
為了糾正該缺陷，晶體管620、625、630、635以及電流源610、615形成動態(tài)背柵極偏置電路415。電路415工作為給LDMOS晶體管405、625的背柵極施加這樣的電壓，該電壓接近于但又總是稍低于LDMOS晶體管405、625的漏極電壓。這樣，寄生晶體管630的基極發(fā)射極結(jié)保持反向偏置，因而不會導通。
動態(tài)背柵極偏置電路415通過檢測在LDMOS晶體管405導通期間的LDMOS晶體管405的漏極電壓而工作。在LDMOS晶體管405導通期間，晶體管635導通，并且，分別通過晶體管635、545使得節(jié)點“H”和“I”的電壓保持為零伏。由于晶體管620的柵極和源極保持相同的電位，因此晶體管620關(guān)斷。晶體管625的柵極保持為零伏，并且在此期間也關(guān)斷。當使得低邊控制輸入LIN增大時，由晶體管545使得LDMOS晶體管405、625的背柵極連接保持為零伏。
現(xiàn)在參照圖7，其示出了根據(jù)本發(fā)明的示例性半橋路集成電路700。在平面非等級表示法中，集成電路700包括柵極控制電路410，LDMOS晶體管405，動態(tài)背柵極偏置電路415，高邊驅(qū)動器DRV1以及低邊驅(qū)動器DRV2。半橋路集成電路700可以用于傳統(tǒng)的半橋路驅(qū)動電路中，以驅(qū)動用于各種應用的晶體管105a、105b，例如電機驅(qū)動，用于熒光燈的電子鎮(zhèn)流器以及電源。
權(quán)利要求
1.一種與半橋路開關(guān)電路一起使用的自舉二極管仿真器，所述開關(guān)電路包括在負載節(jié)點處以推拉輸出電路結(jié)構(gòu)彼此相連的低邊晶體管和高邊晶體管，所述低邊晶體管和高邊晶體管具有各自的柵極節(jié)點；電耦合于所述低邊晶體管和高邊晶體管的所述柵極節(jié)點的驅(qū)動電路，所述驅(qū)動電路由至少一個控制輸入來控制；用于在低邊電源節(jié)點上提供低邊電壓的低邊電壓源；以及電耦合在高邊電源節(jié)點和所述負載節(jié)點之間的自舉電容器，所述自舉二極管仿真器電路包括LDMOS晶體管，其具有柵極、背柵極、源極以及漏極，所述LDMOS晶體管的漏極耦合到所述高邊電源節(jié)點，所述LDMOS晶體管的源極耦合到所述低邊電源節(jié)點；柵極控制電路，其電耦合到所述LDMOS晶體管的柵極；以及動態(tài)背柵極偏置電路，其電耦合到所述LDMOS晶體管的背柵極；其中，所述柵極控制電路用于根據(jù)所述至少一個控制輸入而使所述LDMOS晶體管導通，所述背柵極偏置電路用于給所述LDMOS晶體管的背柵極施加接近于但略低于所述LDMOS晶體管的漏極電壓的電壓，從而在所述LDMOS導通時，動態(tài)地給所述LDMOS晶體管的背柵極施加偏壓。
2.如權(quán)利要求1所述的自舉二極管仿真器，其中，所述低邊晶體管和高邊晶體管包括FET器件和IGBT器件之一。
3.如權(quán)利要求1所述的自舉二極管仿真器，其中，所述驅(qū)動電路包括分別耦合到所述低邊晶體管和高邊晶體管的所述柵極節(jié)點的低邊驅(qū)動電路和高邊驅(qū)動電路。
4.如權(quán)利要求3所述的自舉二極管仿真器，其中，所述至少一個控制輸入包括高邊控制輸入和低邊控制輸入，所述高邊驅(qū)動器由所述高邊控制輸入來控制，所述低邊驅(qū)動器由所述低邊控制輸入來控制。
5.如權(quán)利要求1所述的自舉二極管仿真器，其中，所述柵極控制電路包括第一晶體管和第二晶體管，其具有各自的源極、漏極和柵極節(jié)點，所述第一晶體管的源極在第一節(jié)點處耦合到所述第二晶體管的漏極，所述第一晶體管的漏極耦合到所述LDMOS晶體管的柵極，所述第二晶體管的源極耦合到低邊返回節(jié)點；第三晶體管，其具有源極、漏極和柵極節(jié)點，所述第三晶體管的漏極耦合到所述第一節(jié)點，所述第三晶體管的源極耦合到所述低邊電源節(jié)點；第四晶體管，其具有源極、漏極和柵極節(jié)點，所述第四晶體管的漏極耦合到所述LDMOS晶體管的背柵極，所述第四晶體管的源極耦合到所述低邊返回節(jié)點；第一反相器，其具有輸入和輸出，所述第一反相器的輸入耦合到所述低邊控制輸入，所述第一反相器的輸出耦合到所述第一、第二、第三和第四晶體管的柵極；電容器，其具有第一端和第二端，所述電容器的第一端耦合到所述LDMOS晶體管的柵極；第二反相器，其具有輸入和輸出，所述第二反相器的輸出耦合到所述電容器的第二端；第五晶體管，其具有源極、漏極和柵極節(jié)點，所述第五晶體管的漏極耦合到所述第二反相器的輸入，所述第五晶體管的源極耦合到所述低邊電源節(jié)點，所述第五晶體管的柵極耦合到所述第一節(jié)點；以及第一電流源，其具有第一端和第二端，所述第一電流源的第一端耦合到所述第二反相器的輸入，所述第一電流源的第二端耦合到所述低邊返回節(jié)點。
6.如權(quán)利要求1所述的自舉二極管仿真器，其中，所述動態(tài)背柵極偏置電路包括第一晶體管，其具有源極、漏極和柵極節(jié)點，所述柵極節(jié)點經(jīng)由反相器耦合到所述低邊控制輸入，所述第一晶體管的源極耦合到低邊返回節(jié)點；第二晶體管，其具有源極、漏極、柵極以及背柵極節(jié)點，所述第二晶體管的柵極耦合到所述第一晶體管的漏極，所述第二晶體管的背柵極耦合到所述LDMOS晶體管的背柵極，所述第二晶體管的漏極耦合到所述低邊電源節(jié)點；第一電流源，其具有第一端和第二端，所述第一電流源的第一端耦合到所述第二晶體管的源極，所述第一電流源的第二端耦合到所述低邊返回節(jié)點；第三晶體管，其具有源極、漏極、柵極以及背柵極節(jié)點，所述第三晶體管的源極耦合到所述第二晶體管的柵極，所述第三晶體管的柵極耦合到所述LDMOS晶體管的柵極，所述第三晶體管的漏極耦合到LDMOS晶體管的漏極；第二電流源，其具有第一端和第二端，所述第二電流源的第一端耦合到所述第三晶體管的源極，所述第二電流源的第二端耦合到所述低邊返回節(jié)點；以及PNP寄生晶體管，其具有基極、發(fā)射極和集電極節(jié)點，所述寄生晶體管的基極耦合到所述LDMOS晶體管的漏極，所述寄生晶體管的發(fā)射極耦合到所述LDMOS晶體管的背柵極，所述寄生晶體管的集電極耦合到所述低邊返回節(jié)點。
7.一種半橋路開關(guān)電路，用于控制在負載節(jié)點處以推拉輸出電路結(jié)構(gòu)彼此電連接的低邊晶體管和高邊晶體管，所述低邊晶體管和高邊晶體管具有各自的柵極節(jié)點，高邊電源節(jié)點和所述負載節(jié)點之間電耦合有自舉電容器，所述半橋路開關(guān)電路包括驅(qū)動電路，其電耦合到所述低邊晶體管和高邊晶體管的柵極，所述驅(qū)動電路由至少一個控制輸入來控制；低邊電壓源，用于在低邊電源節(jié)點上提供低邊電壓；以及耦合到所述低邊電源節(jié)點的自舉二極管仿真器電路，所述自舉二極管仿真器電路包括具有源極、柵極、漏極以及背柵極節(jié)點的LDMOS晶體管，所述LDMOS晶體管能夠被控制為向所述高邊電源節(jié)點提供與所述低邊驅(qū)動器工作時的所述低邊電壓近似相等的電壓，所述自舉二極管仿真器用于通過給所述LDMOS晶體管的背柵極施加接近于但略低于所述LDMOS晶體管的漏極節(jié)點電壓的電壓，而動態(tài)地給所述LDMOS晶體管的背柵極施加偏壓。
8.如權(quán)利要求7所述的半橋路開關(guān)電路，其中，所述低邊晶體管和高邊晶體管包括FET器件和IGBT器件之一。
9.如權(quán)利要求7所述的半橋路開關(guān)電路，其中，所述驅(qū)動電路包括分別耦合到所述低邊晶體管和高邊晶體管的柵極節(jié)點的低邊驅(qū)動電路和高邊驅(qū)動電路。
10.如權(quán)利要求9所述的半橋路開關(guān)電路，其中，所述至少一個控制輸入包括高邊控制輸入和低邊控制輸入，所述高邊驅(qū)動器能夠由所述高邊控制輸入來控制，所述低邊驅(qū)動器能夠由所述低邊控制輸入來控制。
11.如權(quán)利要求7所述的方法，其中，所述自舉二極管仿真器進一步包括柵極控制電路，所述柵極控制電路用于根據(jù)所述至少一個控制輸入來導通所述LDMOS晶體管，所述柵極控制電路包括第一晶體管和第二晶體管，其具有各自的源極、漏極和柵極節(jié)點，所述第一晶體管的源極在第一節(jié)點處耦合到所述第二晶體管的漏極，所述第一晶體管的漏極耦合到所述LDMOS晶體管的柵極，所述第二晶體管的源極耦合到低邊返回節(jié)點；第三晶體管，其具有源極、漏極和柵極節(jié)點，所述第三晶體管的漏極耦合到所述第一節(jié)點，所述第二晶體管的源極耦合到所述低邊電源節(jié)點；第四晶體管，其具有源極、漏極和柵極節(jié)點，所述第四晶體管的漏極耦合到所述LDMOS晶體管的背柵極，所述第四晶體管的源極耦合到所述低邊返回節(jié)點；第一反相器，其具有輸入和輸出，所述第一反相器的輸入耦合到所述低邊控制輸入，所述第一反相器的輸出耦合到所述第一、第二、第三和第四晶體管的柵極；電容器，其具有第一端和第二端，所述電容器的第一端耦合到所述LDMOS晶體管的柵極；第二反相器，其具有輸入和輸出，所述第二反相器的輸出耦合到所述電容器的第二端；第五晶體管，其具有源極、漏極和柵極節(jié)點，所述第五晶體管的漏極耦合到所述第二反相器的輸入，所述第五晶體管的源極耦合到所述低邊電源節(jié)點，所述第五晶體管的柵極耦合到所述第一節(jié)點；以及第一電流源，其具有第一端和第二端，所述第一電流源的第一端耦合到所述第二反相器的輸入，所述第一電流源的第二端耦合到所述低邊返回節(jié)點。
12.如權(quán)利要求7所述的半橋路開關(guān)電路，其中，所述自舉二極管仿真器包括動態(tài)背柵極偏置電路，所述動態(tài)背柵極偏置電路用于通過給所述LDMOS晶體管的背柵極施加接近于但略低于所述LDMOS晶體管的漏極電壓的電壓，而在所述LDMOS導通時，動態(tài)地給所述LDMOS晶體管的背柵極施加偏壓，所述動態(tài)背柵極偏置電路包括第一晶體管，其具有源極、漏極和柵極節(jié)點，所述柵極節(jié)點經(jīng)由反相器耦合到所述低邊控制輸入，所述第一晶體管的源極耦合到低邊返回節(jié)點；第二晶體管，其具有源極、漏極、柵極以及背柵極節(jié)點，所述第二晶體管的柵極耦合到所述第一晶體管的漏極，所述第二晶體管的背柵極耦合到所述LDMOS晶體管的背柵極，所述第二晶體管的漏極耦合到所述低邊電源節(jié)點；第一電流源，其具有第一端和第二端，所述第一電流源的第一端耦合到所述第二晶體管的源極，所述第一電流源的第二端耦合到所述低邊返回節(jié)點；第三晶體管，其具有源極、漏極、柵極以及背柵極節(jié)點，所述第三晶體管的源極耦合到所述第二晶體管的柵極，所述第三晶體管的柵極耦合到所述LDMOS晶體管的柵極，所述第三晶體管的漏極耦合到所述LDMOS晶體管的漏極；第二電流源，其具有第一端和第二端，所述第二電流源的第一端耦合到所述第三晶體管的源極，所述第二電流源的第二端耦合到所述低邊返回節(jié)點；以及PNP寄生晶體管，其具有基極、發(fā)射極和集電極節(jié)點，所述寄生晶體管的基極耦合到所述LDMOS晶體管漏極，所述寄生晶體管的發(fā)射極耦合到所述LDMOS晶體管的背柵極，所述寄生晶體管的集電極耦合到所述低邊返回節(jié)點。
全文摘要
一種在采用以推拉輸出電路結(jié)構(gòu)彼此相連的晶體管的半橋路開關(guān)電路中使用的自舉二極管仿真器電路，一種用于驅(qū)動所述晶體管的驅(qū)動電路，以及用于給高邊驅(qū)動電路提供電源的自舉電容器。所述自舉二極管仿真器電路包括具有柵極、背柵極、源極以及漏極的LDMOS晶體管，所述LDMOS晶體管的漏極耦合到高邊電源節(jié)點，所述LDMOS晶體管的源極耦合到低邊電源節(jié)點；電耦合到所述LDMOS晶體管柵極的柵極控制電路；以及電耦合到所述LDMOS晶體管的背柵極的動態(tài)背柵極偏置電路。所述動態(tài)背柵極偏置電路用于通過給所述LDMOS晶體管的背柵極施加接近于但略低于所述LDMOS晶體管漏極電壓的電壓，而在所述LDMOS導通時，動態(tài)地給所述LDMOS晶體管的背柵極施加偏壓。
文檔編號G05F1/40GK1879111SQ200480033357
公開日2006年12月13日 申請日期2004年11月10日 優(yōu)先權(quán)日2003年11月12日
發(fā)明者德納·威廉 申請人:國際整流器公司