一種新型雷達(dá)信息獲取設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及一種雷達(dá)信息獲取設(shè)備。
【背景技術(shù)】
[0002] 目前使用的雷達(dá)信息獲取設(shè)備多采用X86架構(gòu)主機(jī)（工控機(jī)），功耗高，效率低，且 通常只獲取網(wǎng)絡(luò)報(bào)文數(shù)據(jù)，不能完成同步的圖像、語(yǔ)音指令信息的獲取及分析處理。在正常 工作時(shí)，目前使用的雷達(dá)信息獲取設(shè)備對(duì)目標(biāo)的識(shí)別需采用人工或半自動(dòng)的方式完成；在 后期數(shù)據(jù)分析中，僅有網(wǎng)絡(luò)報(bào)文數(shù)據(jù)，無法再現(xiàn)掃描場(chǎng)景及環(huán)境信息，不利于后續(xù)的分析處 理。傳統(tǒng)的雷達(dá)信息獲取設(shè)備，如需同步獲取圖像信息等，須額外增加獲取分析板卡，整機(jī) 復(fù)雜，成本高、功耗大、可靠性低，不利于推廣使用。且采用X86+Wind 〇ws架構(gòu)，實(shí)時(shí)性與效 率均比較差。 【實(shí)用新型內(nèi)容】
[0003] 本實(shí)用新型要解決技術(shù)問題是，針對(duì)現(xiàn)有技術(shù)中雷達(dá)信息獲取設(shè)備的獲取信息不 全、功耗高和集成化低的問題，提供一種新型的雷達(dá)信息獲取設(shè)備，獲取信息全面，并且集 成度高、功耗低。
[0004] 本實(shí)用新型的技術(shù)方案是：
[0005] 一種新型雷達(dá)信息獲取設(shè)備，包括圖像獲取電路、音頻獲取電路、網(wǎng)絡(luò)報(bào)文獲取電 路、嵌入式處理器、電源、電源轉(zhuǎn)換器和上電邏輯控制電路；所述圖像獲取電路、音頻獲取電 路、網(wǎng)絡(luò)報(bào)文獲取電路均與嵌入式處理器相連；所述電源經(jīng)電源轉(zhuǎn)換器為圖像獲取電路、音 頻獲取電路、網(wǎng)絡(luò)報(bào)文獲取電路、嵌入式處理器和上電邏輯控制電路供電；所述電源轉(zhuǎn)換器 受控于上電邏輯控制電路；
[0006] 所述圖像獲取電路和網(wǎng)絡(luò)報(bào)文獲取電路均與雷達(dá)顯控臺(tái)相連；
[0007] 所述音頻獲取電路與安裝在雷達(dá)顯控臺(tái)上的麥克風(fēng)相連。
[0008] 所述的新型雷達(dá)信息獲取設(shè)備，還包括存儲(chǔ)模塊，所述存儲(chǔ)模塊與所述嵌入式處 理器相連。
[0009] 所述嵌入式處理器通過雙通道SATA2. 0接口與存儲(chǔ)模塊相連。
[0010] 所述的新型雷達(dá)信息獲取設(shè)備，還包括顯示模塊，所述嵌入式處理器通過VGA、DVI 或LVDS接口與顯示模塊相連。
[0011] 所述的新型雷達(dá)信息獲取設(shè)備，還包括按鍵交互模塊，所述嵌入式處理器通過I/O 接口與按鍵交互模塊相連。
[0012] 所述嵌入式處理器具有千兆以太網(wǎng)接口與RS-232接口。
[0013] 所述圖像獲取電路采用ADV7441圖像處理芯片，所述音頻獲取電路采用 TLV320AIC3106音頻轉(zhuǎn)換芯片，所述嵌入式處理器采用TMS320DM8168處理器。
[0014] 本實(shí)用新型的新型雷達(dá)信息獲取設(shè)備安裝于雷達(dá)顯控臺(tái)內(nèi)，雷達(dá)顯控臺(tái)的信息處 理計(jì)算機(jī)生成的高清雷達(dá)圖像信號(hào)，以VGA或DVI格式輸入新型雷達(dá)信息獲取設(shè)備的圖像 獲取電路；安裝在雷達(dá)顯控臺(tái)上的麥克風(fēng)，將環(huán)境音頻信息接入音頻獲取電路；雷達(dá)顯控 臺(tái)的信息處理計(jì)算機(jī)發(fā)出的實(shí)時(shí)雷達(dá)信息報(bào)文數(shù)據(jù)通過網(wǎng)絡(luò)報(bào)文獲取電路接入嵌入式處 理器的千兆以太網(wǎng)接口；由嵌入式處理器對(duì)所接受到圖像、音頻、報(bào)文進(jìn)行實(shí)時(shí)混合編碼， 以視頻文件的格式保存在設(shè)備的存儲(chǔ)模塊中。
[0015] 本實(shí)用新型以高性能、低功耗的嵌入式處理器為核心，嵌入式處理器包括外圍數(shù) 據(jù)獲取接口、通信接口、存儲(chǔ)接口和圖像回放接口。嵌入式處理器最小系統(tǒng)包括DDR3閃存， FLASH，時(shí)鐘等。雷達(dá)顯控臺(tái)輸出的圖像信息經(jīng)過圖像獲取電路轉(zhuǎn)換成數(shù)字量，送入嵌入式 處理器的圖像獲取接口；語(yǔ)音信息經(jīng)過音頻獲取電路轉(zhuǎn)換成數(shù)字量，送入嵌入式處理器的 音頻信息獲取接口；嵌入式處理器的通信接口采用千兆以太網(wǎng)接口和RS-232接口，用于傳 輸數(shù)據(jù)或指令；網(wǎng)絡(luò)報(bào)文、指令通過千兆以太網(wǎng)輸入；數(shù)據(jù)、指令的輸出和回放通過千兆以 太網(wǎng)接口、RS232接口、圖像回放接口（VGA、DVI、LVDS)等完成。
[0016] 嵌入式處理器的存儲(chǔ)接口采用雙通道SATA接口，最高速度支持3. OGbps，支持大 容量磁盤。
[0017] 所述的電源和電源轉(zhuǎn)換器在邏輯電路的控制下，按照系統(tǒng)的上電時(shí)序要求與供電 要求完成上電，確保系統(tǒng)正常上電與工作。
[0018] 有益效果：
[0019] 1)本實(shí)用新型采用了高度集成專用嵌入式處理器替代傳統(tǒng)X86處理器，性能高， 功耗低，功耗不到X86平臺(tái)的十分之一；且集成度高、設(shè)備的體積減少；實(shí)時(shí)性與效率高。原 有基于X86處理器（工控機(jī)）的雷達(dá)信息獲取設(shè)備在功耗、體積、實(shí)時(shí)性均在問題，在很多 場(chǎng)合不適合使用，而本實(shí)用新型適用范圍廣
[0020] 2)本實(shí)用新型相比傳統(tǒng)的基于X86平臺(tái)（工控機(jī)）的雷達(dá)信息獲取設(shè)備，實(shí)現(xiàn)了 多種信息同時(shí)實(shí)時(shí)獲取；不僅能實(shí)時(shí)獲取雷達(dá)顯控臺(tái)輸出的報(bào)文數(shù)據(jù)，還能實(shí)時(shí)獲取圖像 和語(yǔ)音信息；并能實(shí)時(shí)記錄、存儲(chǔ)和顯示回放；自動(dòng)化程度高，系統(tǒng)可靠性高；采用高速大 容量存儲(chǔ)設(shè)備接口，實(shí)時(shí)性與效率高。
【附圖說明】
[0021] 圖1為本實(shí)用新型原理框圖。
【具體實(shí)施方式】
[0022] 下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型進(jìn)行進(jìn)一步具體說明。
[0023] 實(shí)施例1 :
[0024] 如圖1所示，本實(shí)用新型公開了一種新型雷達(dá)信息獲取設(shè)備，包括圖像獲取電路、 音頻獲取電路、網(wǎng)絡(luò)報(bào)文獲取電路、嵌入式處理器、電源、電源轉(zhuǎn)換器和上電邏輯控制電路； 所述圖像獲取電路、音頻獲取電路、網(wǎng)絡(luò)報(bào)文獲取電路均與嵌入式處理器相連；所述電源經(jīng) 電源轉(zhuǎn)換器為圖像獲取電路、音頻獲取電路、網(wǎng)絡(luò)報(bào)文獲取電路、嵌入式處理器和上電邏輯 控制電路供電；所述電源轉(zhuǎn)換器受控于上電邏輯控制電路；
[0025] 所述圖像獲取電路和網(wǎng)絡(luò)報(bào)文獲取電路均與雷達(dá)顯控臺(tái)相連；
[0026] 所述音頻獲取電路與安裝在雷達(dá)顯控臺(tái)上的麥克風(fēng)相連。
[0027] 優(yōu)選地，所述的新型雷達(dá)信息獲取設(shè)備，還包括存儲(chǔ)模塊，所述存儲(chǔ)模塊與所述嵌 入式處理器相連。
[0028] 優(yōu)選地，所述嵌入式處理器通過雙通道SATA2. 0接口與存儲(chǔ)模塊相連。
[0029] 優(yōu)選地，所述的新型雷達(dá)信息獲取設(shè)備，還包括顯示模塊，所述嵌入式處理器通過 VGA、DVI或LVDS接口與顯示模塊相連。
[0030] 優(yōu)選地，所述的新型雷達(dá)信息獲取設(shè)備，還包括按鍵交互模塊，所述嵌入式處理器 通過I/O接口與按鍵交互模塊相連。
[0031] 優(yōu)選地，所述嵌入式處理器具有千兆以太網(wǎng)接口與RS-232接口。
[0032] 實(shí)施例2 :
[0033] 本實(shí)施例與上述實(shí)施例1的區(qū)別在于：
[0034] 所述圖像獲取電路采用ADV7441圖像處理芯片，所述音頻獲取電路采用 TLV320AIC3106音頻轉(zhuǎn)換芯片，所述嵌入式處理器采用TMS320DM8168處理器。
[0035] 本實(shí)施例的新型雷達(dá)信息獲取設(shè)備的性能如下表所示。
[0036] 表1新型雷達(dá)信息獲取設(shè)備的性能
【主權(quán)項(xiàng)】
1. 一種新型雷達(dá)信息獲取設(shè)備，其特征在于，包括圖像獲取電路、音頻獲取電路、網(wǎng)絡(luò) 報(bào)文獲取電路、嵌入式處理器、電源、電源轉(zhuǎn)換器和上電邏輯控制電路；所述圖像獲取電路、 音頻獲取電路、網(wǎng)絡(luò)報(bào)文獲取電路均與嵌入式處理器相連；所述電源經(jīng)電源轉(zhuǎn)換器為圖像 獲取電路、音頻獲取電路、網(wǎng)絡(luò)報(bào)文獲取電路、嵌入式處理器和上電邏輯控制電路供電；所 述電源轉(zhuǎn)換器受控于上電邏輯控制電路； 所述圖像獲取電路和網(wǎng)絡(luò)報(bào)文獲取電路均與雷達(dá)顯控臺(tái)相連； 所述音頻獲取電路與安裝在雷達(dá)顯控臺(tái)上的麥克風(fēng)相連。
2. 根據(jù)權(quán)利要求1所述的新型雷達(dá)信息獲取設(shè)備，其特征在于，還包括存儲(chǔ)模塊，所述 存儲(chǔ)模塊與所述嵌入式處理器相連。
3. 根據(jù)權(quán)利要求2所述的新型雷達(dá)信息獲取設(shè)備，其特征在于，所述嵌入式處理器通 過雙通道SATA2. O接口與存儲(chǔ)模塊相連。
4. 根據(jù)權(quán)利要求3所述的新型雷達(dá)信息獲取設(shè)備，其特征在于，還包括顯示模塊，所述 嵌入式處理器通過VGA、DVI或LVDS接口與顯示模塊相連。
5. 根據(jù)權(quán)利要求4所述的新型雷達(dá)信息獲取設(shè)備，其特征在于，還包括按鍵交互模塊， 所述嵌入式處理器通過I/O接口與按鍵交互模塊相連。
6. 根據(jù)權(quán)利要求1~5中任一項(xiàng)所述的新型雷達(dá)信息獲取設(shè)備，其特征在于，所述嵌入 式處理器具有千兆以太網(wǎng)接口與RS-232接口。
7. 根據(jù)權(quán)利要求1~5中任一項(xiàng)所述的新型雷達(dá)信息獲取設(shè)備，其特征在于，所述圖像 獲取電路采用ADV7441圖像處理芯片，所述音頻獲取電路采用TLV320AIC3106音頻轉(zhuǎn)換芯 片，所述嵌入式處理器采用TMS320DM8168處理器。
【專利摘要】本實(shí)用新型公開了一種雷達(dá)信息獲取設(shè)備，包括圖像獲取電路、音頻獲取電路、網(wǎng)絡(luò)報(bào)文獲取電路、嵌入式處理器、電源、電源轉(zhuǎn)換器和上電邏輯控制電路；所述圖像獲取電路、音頻獲取電路、網(wǎng)絡(luò)報(bào)文獲取電路均與嵌入式處理器相連；所述電源經(jīng)電源轉(zhuǎn)換器為圖像獲取電路、音頻獲取電路、網(wǎng)絡(luò)報(bào)文獲取電路、嵌入式處理器和上電邏輯控制電路供電；所述電源轉(zhuǎn)換器受控于上電邏輯控制電路；所述圖像獲取電路和網(wǎng)絡(luò)報(bào)文獲取電路均與雷達(dá)顯控臺(tái)相連；所述音頻獲取電路與安裝在雷達(dá)顯控臺(tái)上的麥克風(fēng)相連。本實(shí)用新型集成度高、功耗低。
【IPC分類】G01S7-02
【公開號(hào)】CN204575844
【申請(qǐng)?zhí)枴緾N201520200046
【發(fā)明人】肖龍騰, 楊劍, 雷志勇, 徐抗, 聶世剛, 陳志才
【申請(qǐng)人】長(zhǎng)城信息產(chǎn)業(yè)股份有限公司, 長(zhǎng)沙湘計(jì)海盾科技有限公司
【公開日】2015年8月19日
【申請(qǐng)日】2015年4月3日