一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置的制造方法
【專利摘要】本發(fā)明提供了一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置，主要用于混凝土結(jié)構(gòu)的超聲檢測，包括：上位機(jī)控制端、現(xiàn)場可編程邏輯門陣列、時(shí)分復(fù)用高壓脈沖放大電路、超聲換能器陣列和數(shù)據(jù)分配器；現(xiàn)場可編程邏輯門陣列連接時(shí)分復(fù)用高壓脈沖放大電路的輸入端，數(shù)據(jù)分配器的輸入端分別連接現(xiàn)場可編程邏輯門陣列的控制信號(hào)輸出端以及時(shí)分復(fù)用高壓脈沖放大電路的輸出端；數(shù)據(jù)分配器的輸出端連接超聲換能器陣列。本發(fā)明以大幅縮小電路規(guī)模，降低設(shè)備體積，節(jié)省設(shè)備成本，可產(chǎn)生可以聚焦的聲束，用于工業(yè)上的混凝土結(jié)構(gòu)超聲無損檢測；也可調(diào)節(jié)輸出信號(hào)的脈寬，以適用于不同中心頻率的換能器，延時(shí)精度可達(dá)ηs級(jí)，滿足混凝土結(jié)構(gòu)超聲無損檢測的要求。
【專利說明】
一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置
技術(shù)領(lǐng)域
[0001]
本發(fā)明屬于電子科學(xué)領(lǐng)域，具體涉及的是利用時(shí)分復(fù)用技術(shù)，具體涉及的是一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置。
【背景技術(shù)】
[0002]超聲無損檢測技術(shù)在現(xiàn)代工業(yè)發(fā)展過程中作用巨大，與傳統(tǒng)單探頭超聲檢測技術(shù)相比，相控陣超聲無損檢測技術(shù)具有檢測范圍廣、深度大、定位準(zhǔn)確等優(yōu)點(diǎn)。相控陣探頭是由多個(gè)換能器組成的一個(gè)換能器陣列，每一路換能器陣列由一路高壓脈沖信號(hào)來控制。通過控制激勵(lì)脈沖的延時(shí)，產(chǎn)生多路相位不同的超聲信號(hào)，使得它們在預(yù)期聚焦點(diǎn)產(chǎn)生干涉加強(qiáng)的效果。改變延時(shí)參數(shù)便可實(shí)現(xiàn)聲束的動(dòng)態(tài)聚焦及偏轉(zhuǎn)，從而達(dá)到掃描的目的。
[0003]為實(shí)現(xiàn)聲束的動(dòng)態(tài)聚焦及偏轉(zhuǎn)，需要一套可產(chǎn)生多路用于激勵(lì)超聲換能器的高壓脈沖信號(hào)的信號(hào)發(fā)生裝置。目前國內(nèi)外市場上既有的相控陣超聲信號(hào)發(fā)生器都是每一路換能器前均接有一體積較大的高壓脈沖放大電路。由于探頭數(shù)量多在16路以上，故整個(gè)超聲檢測裝置體積龐大，且成本較高。而相控陣超聲信號(hào)聚焦的延時(shí)數(shù)學(xué)模型決定了相隔較遠(yuǎn)的換能器陣元產(chǎn)生超聲信號(hào)的時(shí)間不會(huì)重疊，故可使用時(shí)分復(fù)用技術(shù)來使多個(gè)換能器陣元復(fù)用一個(gè)放大電路，從而大幅減少整個(gè)超聲發(fā)射裝置的體積，以及降低其成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是針對市場上既有的一些相控陣超聲信號(hào)發(fā)生器體積龐大、成本高的問題，根據(jù)數(shù)字信號(hào)的時(shí)分復(fù)用技術(shù)，而本發(fā)明目的是提供一種體積小、成本低的相控陣超聲信號(hào)發(fā)生裝置，即時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置，其產(chǎn)生可以聚焦的聲束，用于工業(yè)上的混凝土結(jié)構(gòu)超聲無損檢測，延時(shí)精度可達(dá)rIs級(jí)，滿足混凝土結(jié)構(gòu)超聲無損檢測的要求。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下:
一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置，其特征在于，其包括:它包括:上位機(jī)控制端，用于控制激勵(lì)脈沖的延時(shí)和脈寬；
現(xiàn)場可編程邏輯門陣列(FPGA)，用于產(chǎn)生ns級(jí)脈沖信號(hào)；
時(shí)分復(fù)用高壓脈沖放大電路，用于放大現(xiàn)場可編程邏輯門陣列(FPGA)產(chǎn)生的激勵(lì)脈沖信號(hào)，產(chǎn)生足以激發(fā)超聲換能器的大功率信號(hào)；
超聲換能器陣列，用于產(chǎn)生多路相位不同的聲波，以產(chǎn)生可偏轉(zhuǎn)的、聚焦位置可變的聲束；
數(shù)據(jù)分配器，用于對時(shí)分復(fù)用高壓脈沖放大電路放大激勵(lì)脈沖信號(hào)分配到超聲換能器陣列的輸出通道上；
所述現(xiàn)場可編程邏輯門陣列的輸出端連接時(shí)分復(fù)用高壓脈沖放大電路的輸入端，所述述現(xiàn)場可編程邏輯門陣列的輸入端連接上位機(jī)控制端，所述數(shù)據(jù)分配器的輸入端分別連接現(xiàn)場可編程邏輯門陣列的控制信號(hào)輸出端以及時(shí)分復(fù)用高壓脈沖放大電路的輸出端;所述數(shù)據(jù)分配器的輸出端連接超聲換能器陣列。
[0006]進(jìn)一步的，所述時(shí)分復(fù)用高壓脈沖放大電路包括HV732集成芯片以及與HV732集成芯片連接的兩個(gè)二極管BAV99;所述現(xiàn)場可編程邏輯門陣列的輸出端連接HV732集成芯片的輸入端，所述HV732集成芯片的輸出端連接兩個(gè)二極管BAV99;所述現(xiàn)場可編程邏輯門陣列產(chǎn)生的激勵(lì)脈沖信號(hào)傳送至HV732集成芯片的輸入端，經(jīng)HV732集成芯片放大后，再由兩個(gè)二極管BAV99差動(dòng)輸出。
[0007]為降低設(shè)備體積，節(jié)省設(shè)備成本，所述時(shí)分復(fù)用高壓脈沖放大電路設(shè)置有四組，使用4組高壓脈沖放大電路來分時(shí)放大16路激勵(lì)脈沖信號(hào)。所述四組時(shí)分復(fù)用高壓脈沖放大電路分別為第一時(shí)分復(fù)用高壓脈沖放大電路、第二時(shí)分復(fù)用高壓脈沖放大電路、第三時(shí)分復(fù)用高壓脈沖放大電路和第四時(shí)分復(fù)用高壓脈沖放大電路;所述第一至第四時(shí)分復(fù)用高壓脈沖放大電路并聯(lián)連接。
[0008]所述現(xiàn)場可編程邏輯門陣列的輸出16路激勵(lì)脈沖信號(hào)，16路激勵(lì)脈沖信號(hào)平均分為4組，每組激勵(lì)脈沖信號(hào)設(shè)置有4路激勵(lì)脈沖信號(hào)，且4路激勵(lì)脈沖信號(hào)并聯(lián)至HV732集成芯片的輸入端，經(jīng)HV732集成芯片放大后，再由兩個(gè)二極管BAV99差動(dòng)輸出。
[0009]進(jìn)一步的，所述數(shù)據(jù)分配器設(shè)置有四個(gè)，分別為第一至第四數(shù)據(jù)分配器，所述第一至第四數(shù)據(jù)分配器均設(shè)置有一路輸入端和四路輸出端，通過設(shè)置四路輸出端用于選擇激勵(lì)脈沖信號(hào)的輸出通道。使用四路數(shù)據(jù)分配器(一路輸入，四路輸出)來選擇激勵(lì)脈沖信號(hào)的輸出通道。
[0010]為保證滿足時(shí)分復(fù)用條件，即滿足一組信號(hào)通道所產(chǎn)生信號(hào)在時(shí)間上沒有重疊，需對換能器陣列中各陣元進(jìn)行分組。換能器陣列一字排開，每個(gè)陣元按I至16依次編號(hào)，SP所述換能器陣列是由第1-16號(hào)換能器組成。
[0011]所述第1、5、9、13號(hào)換能器通過第一數(shù)據(jù)分配器連接第一時(shí)分復(fù)用高壓脈沖放大電路；
所述第2、6、10、14號(hào)換能器通過第二數(shù)據(jù)分配器連接第二時(shí)分復(fù)用高壓脈沖放大電路；
所述第3、7、11、15號(hào)換能器通過第三數(shù)據(jù)分配器連接第三時(shí)分復(fù)用高壓脈沖放大電路；
所述第4、8、12、16號(hào)換能器通過第四數(shù)據(jù)分配器連接第四時(shí)分復(fù)用高壓脈沖放大電路。
[0012]作為優(yōu)選方案，使用現(xiàn)場可編程邏輯門陣列(FPGA)根據(jù)當(dāng)前正在輸出小信號(hào)脈沖的通道序號(hào)來選擇四路數(shù)據(jù)分配器的輸出通道。
[0013]避免的四路數(shù)據(jù)分配器讀取控制信號(hào)的延時(shí)帶來的影響，輸出通道選擇控制信號(hào)在被選通道的脈沖信號(hào)輸出前傳輸至數(shù)據(jù)分配器，即所述第一至第四數(shù)據(jù)分配器輸出當(dāng)前脈沖信號(hào)的同時(shí)，并行接收來自現(xiàn)場可編程邏輯門陣列的輸出通道選擇控制信號(hào)，此時(shí)由現(xiàn)場可編程邏輯門陣列控制的輸出通道選擇鎖存位關(guān)閉，故不會(huì)對當(dāng)前輸出信號(hào)的通道選擇產(chǎn)生影響；待下一次脈沖輸出時(shí)，由現(xiàn)場可編程邏輯門陣列控制的輸出通道選擇鎖存位打開，此時(shí)數(shù)據(jù)分配器已經(jīng)完成對輸出通道選擇控制信號(hào)的讀取，故輸出通道能立即變?yōu)樗x通道。
[0014]本發(fā)明的有益效果如下:
(I)本發(fā)明主要用于混凝土結(jié)構(gòu)的超聲檢測，以現(xiàn)場可編程邏輯門陣列(FPGA)為主控制器，用上位機(jī)控制其輸出延時(shí)和脈寬可調(diào)的脈沖信號(hào)。同時(shí)通過可時(shí)分復(fù)用的高壓脈沖放大電路以大幅縮小電路規(guī)模，降低設(shè)備體積，節(jié)省設(shè)備成本。
[0015](2)本發(fā)明采用的可時(shí)分復(fù)用的高壓脈沖放大電路最多可滿足時(shí)間上不重疊的四路信號(hào)的分時(shí)放大，并能并行地輸出16路延時(shí)可調(diào)的高壓脈沖信號(hào)激發(fā)超聲換能器陣列產(chǎn)生可以聚焦的聲束，用于工業(yè)上的混凝土結(jié)構(gòu)超聲無損檢測；也可調(diào)節(jié)輸出信號(hào)的脈寬，以適用于不同中心頻率的換能器;延時(shí)精度可達(dá)ns級(jí)，滿足混凝土結(jié)構(gòu)超聲無損檢測的要求。
[0016]【附圖說明】:
圖1是本發(fā)明的系統(tǒng)結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0017]為使本發(fā)明實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面結(jié)合【具體實(shí)施方式】，進(jìn)一步闡述本發(fā)明。
[0018]參照附圖1，現(xiàn)場可編程邏輯門陣列(FPGA)的小信號(hào)脈沖產(chǎn)生部分，本發(fā)明的小信號(hào)脈沖產(chǎn)生流程如下:
通過上位機(jī)即計(jì)算機(jī)控制現(xiàn)場可編程邏輯門陣列(FPGA)輸出延時(shí)和脈寬可調(diào)的脈沖信號(hào)。計(jì)算機(jī)與現(xiàn)場可編程邏輯門陣列(FPGA)之間通過RS232串口線連接，為保證通信的可靠性，將串口波特率設(shè)置為115200，并開啟奇偶校驗(yàn)。計(jì)算機(jī)上的串口程序使用C#語言編寫。程序輸入?yún)?shù)包括每一路脈沖信號(hào)的延時(shí)時(shí)間及脈沖寬度，并可以設(shè)置哪一路信號(hào)為延時(shí)基準(zhǔn)，也可以選擇使用哪幾路信號(hào)。此外，設(shè)置參數(shù)還包含發(fā)射周期性連續(xù)波還是單次觸發(fā)。若發(fā)射周期性連續(xù)波，可選擇連續(xù)波的周期;若選擇單次觸發(fā)，可設(shè)置多次單次觸發(fā)參數(shù)及每次觸發(fā)的時(shí)間間隔?，F(xiàn)場可編程邏輯門陣列(FPGA)外接50MHz高速晶體振蕩器，延時(shí)精度可達(dá)20ns，能夠滿足混凝土結(jié)構(gòu)超聲檢測的要求。FPGA的16個(gè)1 口用于輸出脈沖信號(hào)，每一路1都由程序并行控制，以保證延時(shí)的精確性。
[0019]參照附圖1時(shí)分復(fù)用放大電路部分，本發(fā)明的時(shí)分復(fù)用放大電路部分實(shí)施流程如下:
首先將現(xiàn)場可編程邏輯門陣列(FPGA)直接輸出的小信號(hào)脈沖進(jìn)行分組。分組原則為同組信號(hào)在時(shí)間上沒有重疊，即同一組中某一時(shí)刻只有一路信號(hào)輸出。根據(jù)相控陣超聲信號(hào)聚焦的延時(shí)數(shù)學(xué)模型，相隔間距超過某一門限值的換能器陣元產(chǎn)生超聲信號(hào)的時(shí)間不會(huì)重疊。由此設(shè)計(jì)出換能器(按序號(hào)一字排開)的分組如下:
(1)第1、5、9、13號(hào)換能器通過第一數(shù)據(jù)分配器連接第一時(shí)分復(fù)用高壓脈沖放大電路；
(2)第2、6、10、14號(hào)換能器通過第二數(shù)據(jù)分配器連接第二時(shí)分復(fù)用高壓脈沖放大電路；
(3)第3、7、11、15號(hào)換能器通過第三數(shù)據(jù)分配器連接第三時(shí)分復(fù)用高壓脈沖放大電路；
(4)第4、8、12、16號(hào)換能器通過第四數(shù)據(jù)分配器連接第四時(shí)分復(fù)用高壓脈沖放大電路。
[0020]即將現(xiàn)場可編程邏輯門陣列(FPGA)直接輸出的小信號(hào)脈沖的第1、5、9、13路信號(hào)并聯(lián)至放大電路I的輸入端口，再由放大電路分時(shí)放大每一路小信號(hào)脈沖用于控制相應(yīng)信號(hào)的換能器陣元。其余組信號(hào)依此類推。16路信號(hào)共被分成四組，每組復(fù)用一個(gè)放大電路。放大電路采用HV732集成芯片實(shí)現(xiàn)。HV732具有集成度高，功率大，響應(yīng)時(shí)間極短的特點(diǎn)，能夠滿足相控陣超聲檢測技術(shù)的要求。
[0021]參照附圖1高壓脈沖信號(hào)分配部分，本發(fā)明的高壓脈沖信號(hào)分配實(shí)施流程如下: 首先現(xiàn)場可編程邏輯門陣列(FPGA)根據(jù)從上位機(jī)輸入的每一路脈沖信號(hào)的延時(shí)時(shí)間及脈沖寬度確定每個(gè)四路數(shù)據(jù)分配器的控制信號(hào)時(shí)序，以保證16路高壓脈沖信號(hào)中的每一路都能準(zhǔn)確將信號(hào)傳輸至相應(yīng)換能器陣元?，F(xiàn)場可編程邏輯門陣列(FPGA)與四路數(shù)據(jù)分配器間共有3跟控制線，分別為輸出通道選擇控制位I，輸出通道選擇控制位0，以及輸出通道選擇鎖存位。
[0022]由于數(shù)據(jù)分配器讀取輸出通道選擇控制信號(hào)時(shí)具有幾ns的延時(shí)，若輸出通道選擇控制信號(hào)與被選通道的脈沖信號(hào)同時(shí)產(chǎn)生，便會(huì)產(chǎn)生誤差。故輸出通道選擇控制信號(hào)在被選通道的脈沖信號(hào)輸出前傳輸至數(shù)據(jù)分配器，即數(shù)據(jù)分配器輸出當(dāng)前脈沖的同時(shí)，并行接收來自現(xiàn)場可編程邏輯門陣列(FPGA)的輸出通道選擇控制信號(hào)，但此時(shí)由現(xiàn)場可編程邏輯門陣列(FPGA)控制的輸出通道選擇鎖存位關(guān)閉，故不會(huì)對當(dāng)前輸出信號(hào)的通道選擇產(chǎn)生影響。待下一次脈沖輸出時(shí)，由現(xiàn)場可編程邏輯門陣列(FPGA)控制的輸出通道選擇鎖存位打開，由于數(shù)據(jù)分配器已經(jīng)完成對輸出通道選擇控制信號(hào)的讀取，故輸出通道能立即變?yōu)樗x通道。這樣就有效避免了數(shù)據(jù)分配器讀取控制信號(hào)的延時(shí)帶來的影響。
[0023]基于上述，本實(shí)施例是通過上位機(jī)輸入每一路激勵(lì)脈沖的延時(shí)，脈寬參數(shù)，控制現(xiàn)場可編程邏輯門陣列(FPGA)產(chǎn)生Ils級(jí)延時(shí)，脈寬靈活可調(diào)的脈沖信號(hào)。每4路時(shí)間上不重疊的脈沖信號(hào)分時(shí)復(fù)用一組高壓脈沖放大電路，這樣4組放大電路便可分時(shí)放大16路信號(hào)。經(jīng)放大電路產(chǎn)生的高壓脈沖信號(hào)再通過四路數(shù)據(jù)分配器分配正確的輸出通道后，激勵(lì)超聲換能器陣列產(chǎn)生聚焦且聚焦位置可偏轉(zhuǎn)的超聲波束。
[0024]本發(fā)明提供了一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置，主要用于混凝土結(jié)構(gòu)的超聲檢測。以現(xiàn)場可編程邏輯門陣列(FPGA)為主控制器，用上位機(jī)控制其輸出延時(shí)和脈寬可調(diào)的脈沖信號(hào)。同時(shí)設(shè)計(jì)了可時(shí)分復(fù)用的高壓脈沖放大電路以大幅縮小電路規(guī)模，降低設(shè)備體積，節(jié)省設(shè)備成本。該放大電路最多可滿足時(shí)間上不重疊的四路信號(hào)的分時(shí)放大。所述裝置能并行地輸出16路延時(shí)可調(diào)的高壓脈沖信號(hào)激發(fā)超聲換能器陣列產(chǎn)生可以聚焦的聲束，用于工業(yè)上的混凝土結(jié)構(gòu)超聲無損檢測；也可調(diào)節(jié)輸出信號(hào)的脈寬，以適用于不同中心頻率的換能器。延時(shí)精度可達(dá)ns級(jí)，滿足混凝土結(jié)構(gòu)超聲無損檢測的要求。
[0025]以上所述僅為本發(fā)明示意性的【具體實(shí)施方式】，并非用以限定本發(fā)明的范圍。任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的構(gòu)思和原則的前提下所作出的等同變化與修改，均應(yīng)屬于本發(fā)明保護(hù)的范圍。
【主權(quán)項(xiàng)】
1.一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置，其特征在于，其包括: 上位機(jī)控制端，用于控制激勵(lì)脈沖的延時(shí)和脈寬； 現(xiàn)場可編程邏輯門陣列，用于產(chǎn)生ns級(jí)脈沖信號(hào)； 時(shí)分復(fù)用高壓脈沖放大電路，用于放大現(xiàn)場可編程邏輯門陣列產(chǎn)生的激勵(lì)脈沖信號(hào)，產(chǎn)生足以激發(fā)超聲換能器的大功率信號(hào)； 超聲換能器陣列，用于產(chǎn)生多路相位不同的聲波，以產(chǎn)生可偏轉(zhuǎn)的、聚焦位置可變的聲束； 數(shù)據(jù)分配器，用于對時(shí)分復(fù)用高壓脈沖放大電路放大激勵(lì)脈沖信號(hào)分配到超聲換能器陣列的輸出通道上； 所述現(xiàn)場可編程邏輯門陣列的輸出端連接時(shí)分復(fù)用高壓脈沖放大電路的輸入端，所述述現(xiàn)場可編程邏輯門陣列的輸入端連接上位機(jī)控制端，所述數(shù)據(jù)分配器的輸入端分別連接現(xiàn)場可編程邏輯門陣列的控制信號(hào)輸出端以及時(shí)分復(fù)用高壓脈沖放大電路的輸出端;所述數(shù)據(jù)分配器的輸出端連接超聲換能器陣列。2.根據(jù)權(quán)利要求1所述的一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置，其特征在于:所述時(shí)分復(fù)用高壓脈沖放大電路包括HV732集成芯片以及與HV732集成芯片連接的兩個(gè)二極管BAV99;所述現(xiàn)場可編程邏輯門陣列的輸出端連接HV732集成芯片的輸入端，所述HV732集成芯片的輸出端連接兩個(gè)二極管BAV99;所述現(xiàn)場可編程邏輯門陣列產(chǎn)生的激勵(lì)脈沖信號(hào)傳送至HV732集成芯片的輸入端，經(jīng)HV732集成芯片放大后，再由兩個(gè)二極管BAV99差動(dòng)輸出。3.根據(jù)權(quán)利要求2所述的一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置，其特征在于:所述時(shí)分復(fù)用高壓脈沖放大電路設(shè)置有四組，用于分時(shí)放大16路激勵(lì)脈沖信號(hào);所述四組時(shí)分復(fù)用高壓脈沖放大電路分別為第一時(shí)分復(fù)用高壓脈沖放大電路、第二時(shí)分復(fù)用高壓脈沖放大電路、第三時(shí)分復(fù)用高壓脈沖放大電路和第四時(shí)分復(fù)用高壓脈沖放大電路;所述第一至第四時(shí)分復(fù)用高壓脈沖放大電路并聯(lián)連接； 所述現(xiàn)場可編程邏輯門陣列的輸出16路激勵(lì)脈沖信號(hào)，16路激勵(lì)脈沖信號(hào)平均分為4組，每組激勵(lì)脈沖信號(hào)設(shè)置有4路激勵(lì)脈沖信號(hào)，且4路激勵(lì)脈沖信號(hào)并聯(lián)至HV732集成芯片的輸入端，經(jīng)HV732集成芯片放大后，再由兩個(gè)二極管BAV99差動(dòng)輸出。4.根據(jù)權(quán)利要求3所述的一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置，其特征在于:所述數(shù)據(jù)分配器設(shè)置有四個(gè)，分別為第一至第四數(shù)據(jù)分配器，所述第一至第四數(shù)據(jù)分配器均設(shè)置有一路輸入端和四路輸出端，通過設(shè)置四路輸出端用于選擇激勵(lì)脈沖信號(hào)的輸出通道。5.根據(jù)權(quán)利要求4所述的一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置，其特征在于:所述換能器陣列是由第1-16號(hào)換能器組成，所述第1、5、9、13號(hào)換能器通過第一數(shù)據(jù)分配器連接第一時(shí)分復(fù)用高壓脈沖放大電路； 所述第2、6、10、14號(hào)換能器通過第二數(shù)據(jù)分配器連接第二時(shí)分復(fù)用高壓脈沖放大電路； 所述第3、7、11、15號(hào)換能器通過第三數(shù)據(jù)分配器連接第三時(shí)分復(fù)用高壓脈沖放大電路； 所述第4、8、12、16號(hào)換能器通過第四數(shù)據(jù)分配器連接第四時(shí)分復(fù)用高壓脈沖放大電 路。6.根據(jù)權(quán)利要求4所述的一種時(shí)分復(fù)用的大功率相控陣超聲信號(hào)發(fā)生裝置，其特征在于:所述第一至第四數(shù)據(jù)分配器輸出當(dāng)前脈沖信號(hào)的同時(shí)，并行接收來自現(xiàn)場可編程邏輯門陣列的輸出通道選擇控制信號(hào)，此時(shí)由現(xiàn)場可編程邏輯門陣列控制的輸出通道選擇鎖存位關(guān)閉，故不會(huì)對當(dāng)前輸出信號(hào)的通道選擇產(chǎn)生影響;待下一次脈沖輸出時(shí)，由現(xiàn)場可編程邏輯門陣列控制的輸出通道選擇鎖存位打開，此時(shí)數(shù)據(jù)分配器已經(jīng)完成對輸出通道選擇控制信號(hào)的讀取，故輸出通道能立即變?yōu)樗x通道。
【文檔編號(hào)】G01N29/34GK105842347SQ201610188502
【公開日】2016年8月10日
【申請日】2016年3月29日
【發(fā)明人】朱云峰, 韓慶邦, 汪冰瀅, 陳莉莉, 朱昌平
【申請人】河海大學(xué)常州校區(qū)