一種相控陣雷達回波模擬系統(tǒng)及模擬方法
【技術領域】
[0001]本發(fā)明涉及雷達模擬測試技術領域，尤其涉及一種相控陣雷達回波模擬系統(tǒng)及模擬方法，適用于實際工程應用。
【背景技術】
[0002]相控陣雷達是利用相位控制電子掃描的雷達，相控陣技術的目標是形成不同特性的波束，并且可以任意的改變波束的指向，該技術是通過控制天線的各個陣元的相位和幅度來完成的，相控陣雷達具有掃描時間短且易控制等特點，并且如果使用陣面天線，其中的天線可以分組分別實現(xiàn)不同的功能，也就是一個雷達具有多個雷達的功能。
[0003]在相控陣雷達系統(tǒng)的研制過程中，相控陣雷達的信號處理機需要在不同的環(huán)境下，即在不同的干擾和噪聲下對回波信號進行處理，所以對相控陣雷達系統(tǒng)的穩(wěn)定性以及算法的性能的測試和驗證十分重要。
[0004]為了驗證相控陣雷達的算法性能以及系統(tǒng)設計的穩(wěn)定性，需要大量的原始回波數(shù)據(jù)，然而通過相控陣雷達在外場進行現(xiàn)場測試的方法來獲得相控陣雷達的回波數(shù)據(jù)，需要花費大量的人力和物力資源。

【發(fā)明內容】

[0005]針對上述問題，本發(fā)明的目的在于提供一種相控陣雷達回波模擬系統(tǒng)及模擬方法，能夠對相控陣雷達的算法性能以及系統(tǒng)設計的穩(wěn)定性進行全面檢測，并能夠模擬相控陣雷達在實際檢測過程中接收到的目標回波信號，為相控陣雷達提供全面可靠的驗證手段。
[0006]為達到上述目的，本發(fā)明的實施例采用如下技術方案予以實現(xiàn)。
[0007]技術方案一:
[0008]—種相控陣雷達回波模擬系統(tǒng)，所述相控陣雷達回波模擬系統(tǒng)包括:電腦主機、通信模塊、FLASH存儲陣列、FPGA處理器、光纖通信模塊、回波信號處理模塊；
[0009]所述電腦主機與所述通信模塊雙向通訊連接，所述通信模塊與所述FLASH存儲陣列雙向通訊連接，所述通信模塊單向通訊連接所述FPGA處理器，所述FLASH存儲陣列與所述FPGA處理器雙向通訊連接，所述FPGA處理器單向通訊連接所述光纖通信模塊，所述光纖通信模塊單向通訊連接所述回波信號處理模塊，所述回波信號處理模塊單向通訊連接所述FPGA處理器；
[0010]所述電腦主機包含固態(tài)存儲器和上位機軟件，所述固態(tài)存儲器用于預先存儲不同雷達脈沖信號所對應的雷達模擬回波數(shù)據(jù);所述上位機軟件用于通過通信模塊向所述FPGA處理器發(fā)送控制指令，所述控制指令至少包含:寫FLASH存儲陣列指令、讀FLASH存儲陣列指令、擦除FLASH存儲陣列指令、回放FLASH存儲陣列指令；
[0011]所述FPGA處理器用于根據(jù)所述寫FLASH存儲陣列指令將所述固態(tài)存儲器中的雷達模擬回波數(shù)據(jù)通過所述通信模塊寫入FLASH存儲陣列;或者用于根據(jù)所述讀FLASH存儲陣列指令將FLASH存儲陣列中的雷達模擬回波數(shù)據(jù)通過所述通信模塊讀出至所述固態(tài)存儲器；或者用于根據(jù)所述擦除FLASHS存儲陣列指令將FLASH存儲陣列中的雷達模擬回波數(shù)據(jù)進行擦除；
[0012]所述回波信號處理模塊用于向所述FPGA處理器發(fā)送雷達脈沖信號，所述FPGA處理器還用于根據(jù)所述雷達脈沖信號和所述回放FLASH存儲陣列指令從所述FLASH存儲陣列中讀取與所述雷達脈沖信號對應的雷達模擬回波數(shù)據(jù);并將所述雷達模擬回波數(shù)據(jù)發(fā)送至所述光纖通信模塊；
[0013]所述光纖通信模塊用于將接收到的所述雷達模擬回波數(shù)據(jù)發(fā)送至所述回波信號處理模塊;所述回波信號處理模塊還用于根據(jù)所述雷達模擬回波數(shù)據(jù)確定目標的距離信息和方位ig息。
[0014]技術方案一的特點和進一步的改進為:
[0015](I)所述相控陣雷達回波模擬系統(tǒng)還包括電源模塊，所述電源模塊包含數(shù)字電源和模擬電源；
[0016]所述數(shù)字電源用于向所述通信模塊、所述FLASH存儲陣列、所述FPGA處理器和所述光纖通信模塊供電；
[0017]所述模擬電源用于向所述電腦主機和所述回波信號處理模塊供電。
[0018](2)所述相控陣雷達回波模擬系統(tǒng)還包括DDR存儲器，所述DDR存儲器分別與所述FPGA處理器和所述光纖通信模塊連接，用于將FPGA處理器發(fā)送的雷達模擬回波數(shù)據(jù)進行緩存，然后再發(fā)送至所述光纖通信模塊。
[0019](3)所述通信模塊采用PCI9054芯片實現(xiàn)。
[0020](4)所述FPGA處理器采用EP2S60F1020I5芯片實現(xiàn)。
[0021]技術方案二:
[0022]—種相控陣雷達回波模擬方法，所述相控陣雷達回波模擬方法應用于如技術方案一所述的相控陣雷達回波模擬系統(tǒng)中，所述方法包括雷達模擬回波數(shù)據(jù)的存儲和雷達模擬回波數(shù)據(jù)的回放；
[0023]所述雷達模擬回波數(shù)據(jù)的存儲具體包括:
[0024]固態(tài)存儲器預先存儲不同雷達脈沖信號所對應的雷達模擬回波數(shù)據(jù)；
[0025]上位機軟件通過通信模塊向FPGA處理器發(fā)送控制指令，所述控制指令至少包含:寫FLASH存儲陣列指令、讀FLASH存儲陣列指令、擦除FLASH存儲陣列指令、回放FLASH存儲陣列指令；
[0026]所述FPGA處理器根據(jù)所述寫FLASH存儲陣列指令將所述固態(tài)存儲器中的雷達模擬回波數(shù)據(jù)通過所述通信模塊寫入FLASH存儲陣列；
[0027]所述雷達模擬回波數(shù)據(jù)的回放具體包括:
[0028]回波信號處理模塊向所述FPGA處理器發(fā)送雷達脈沖信號；
[0029]所述FPGA處理器根據(jù)所述雷達脈沖信號和上位機發(fā)送的回放FLASH存儲陣列指令從FLASH存儲陣列中讀取與所述雷達脈沖信號對應的雷達模擬回波數(shù)據(jù)，并將所述雷達模擬回波數(shù)據(jù)發(fā)送至光纖通信模塊；
[0030]光纖通信模塊接收所述雷達模擬回波數(shù)據(jù)，并將其發(fā)送至回波信號處理模塊，所述回波信號處理模塊根據(jù)所述雷達模擬回波數(shù)據(jù)確定目標的距離信息和方位信息。[0031 ]技術方案二的特點和進一步的改進為:
[0032](I)所述雷達模擬回波數(shù)據(jù)的存儲中，將所述固態(tài)存儲器中的雷達模擬回波數(shù)據(jù)通過所述通信模塊寫入FLASH存儲陣列之后還包括:
[0033]所述FPGA處理器根據(jù)所述讀FLASH存儲陣列指令將FLASH存儲陣列中的雷達模擬回波數(shù)據(jù)通過所述通信模塊讀出至所述固態(tài)存儲器；
[0034]固態(tài)存儲器將預先存儲的雷達模擬回波數(shù)據(jù)與從FLASH存儲陣列中讀取的雷達模擬回波數(shù)據(jù)進行對比，保證寫入FLASH存儲陣列的雷達模擬回波數(shù)據(jù)正確。
[0035](2)所述方法還包括:所述FPGA處理器根據(jù)所述擦除FLASH存儲陣列指令將FLASH存儲陣列中的雷達模擬回波數(shù)據(jù)進行擦除。
[0036](3)所述寫FLASH存儲陣列指令包括寫部分FLASH存儲陣列指令和寫全部FLASH存儲陣列指令;所述讀FLASH存儲陣列指令包括讀部分FLASH存儲陣列指令和讀全部FLASH存儲陣列指令;所述擦除FLASH存儲陣列指令包括擦除部分FLASH存儲陣列指令和擦除全部FLASH存儲陣列指令;所述回放FLASH存儲陣列指令包括回放部分FLASH存儲陣列指令和回放全部FLASH存儲陣列指令。
[0037]本發(fā)明的有益效果為:(I)不需要進行實際試驗即可以檢測相控陣雷達的算法性能以及系統(tǒng)工作的穩(wěn)定性；(2)本發(fā)明可以選擇性的對FLASH陣列中的數(shù)據(jù)進行全部擦除或部分擦除；(3)本發(fā)明可以選擇性的向FLASH陣列中寫入全部數(shù)據(jù)或部分數(shù)據(jù)；(4)本發(fā)明可以選擇性的對相控陣雷達模擬回波數(shù)據(jù)進行全部數(shù)據(jù)回放和部分數(shù)據(jù)幀數(shù)回放，可以實時監(jiān)測目標信號相對于相控陣雷達的距離信息和方位信息。
【附圖說明】
[0038]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中