一種嵌入式芯核測(cè)試殼裝置及其設(shè)計(jì)方法
【技術(shù)領(lǐng)域】
[0001] 本申請(qǐng)涉及片上系統(tǒng)（System-on-Chip，SoC)模塊化測(cè)試領(lǐng)域，尤其涉及一種嵌 入式芯核測(cè)試殼裝置及其設(shè)計(jì)方法。
【背景技術(shù)】
[0002] 隨著集成電路工藝的進(jìn)步和人們對(duì)集成電路性能以及上市時(shí)間要求的不斷提高， 片上系統(tǒng)技術(shù)已經(jīng)成為當(dāng)今集成電路的發(fā)展趨勢(shì)和技術(shù)主流。SoC技術(shù)的核心是嵌入式芯 核復(fù)用，嵌入式芯核復(fù)用并不僅僅是電路邏輯的復(fù)用，它還包含著嵌入式芯核的測(cè)試復(fù)用。 當(dāng)嵌入式芯核被集成到SoC后，其輸入輸出端口也就嵌入到SoC中，這樣原本可控可測(cè)的端 口就變得不可控制和不可觀測(cè)。因此，需要新的測(cè)試體系結(jié)構(gòu)及測(cè)試方法來解決SoC和嵌 入式芯核的測(cè)試問題。
[0003] IEEEStd1500IEEE(全稱StandardTestabilityMethodforEmbedded Core-basedIntegratedCircuits)為關(guān)于嵌入式芯核測(cè)試技術(shù)的標(biāo)準(zhǔn)，標(biāo)準(zhǔn)所定義的硬 件結(jié)構(gòu)即環(huán)繞在嵌入式芯核周圍的測(cè)試殼（wrapper)，它給嵌入式芯核的測(cè)試提供一個(gè)標(biāo) 準(zhǔn)的測(cè)試平臺(tái)。
[0004] 但是，基于上述標(biāo)準(zhǔn)對(duì)于某個(gè)嵌入式芯核所生成的外圍測(cè)試殼裝置，不可用于其 它嵌入式芯核，即現(xiàn)有的測(cè)試殼裝置不支持測(cè)試復(fù)用。

【發(fā)明內(nèi)容】

[0005] 本申請(qǐng)?zhí)峁┝艘环N嵌入式芯核測(cè)試殼裝置及其設(shè)計(jì)方法，目的在于解決如何提高 測(cè)試殼裝置的復(fù)用率的問題。
[0006] 為了實(shí)現(xiàn)上述目的，本申請(qǐng)?zhí)峁┝艘韵录夹g(shù)方案：
[0007] -種嵌入式芯核測(cè)試殼裝置，包括：
[0008] 測(cè)試殼指令寄存器WIR、測(cè)試殼邊界寄存器WBR、測(cè)試殼旁路寄存器WBY、測(cè)試殼選 通器選擇信號(hào)產(chǎn)生器MSG、第一選通器和第二選通器；
[0009] 其中，所述WIR依據(jù)接收到的信號(hào)指令，輸出相應(yīng)的控制信號(hào)；
[0010] 所述MSG依據(jù)所述控制信號(hào)中的信號(hào)序列，生成選通器選擇信號(hào)序列，并依據(jù)預(yù) 設(shè)的映射規(guī)則，將所述選通器選擇信號(hào)序列映射輸出到所述WBR中相應(yīng)的選通器MUX中，所 述映射規(guī)則依據(jù)WBR中的WBR單元和選通器MUX的連接方式及各個(gè)選通器的功能預(yù)先設(shè) 定。
[0011] 可選地，所述MSG包括：
[0012] 選擇信號(hào)產(chǎn)生電路和選擇信號(hào)映射電路；
[0013] 所述選擇信號(hào)產(chǎn)生電路用于接收所述控制信號(hào)中的信號(hào)序列，并依據(jù)所述控制信 號(hào)中的信號(hào)序列，生成選通器選擇信號(hào)序列；
[0014] 所述選擇信號(hào)映射電路用于依據(jù)預(yù)設(shè)的映射規(guī)則，將所述選通器選擇信號(hào)序列映 射輸出到所述WBR中相應(yīng)的選通器MUX中。
[0015] 可選地，所述控制信號(hào)中的信號(hào)序列包括：
[0016]信號(hào)wir_wpc、信號(hào)wir_extest和信號(hào)wir_scanmode組成的序列；
[0017] 其中，wir_wpc有效表示當(dāng)前WIR指令為并行測(cè)試指令，wir_extest有效表示當(dāng)前 WIR指令為外部測(cè)試指令，wir_scanmode有效表示當(dāng)前WIR指令為測(cè)試殼掃描鏈掃描測(cè)試 模式。
[0018] 可選地，所述選通器選擇信號(hào)序列包括：
[0019] 信號(hào)wsc_en、信號(hào)wpc_ext_inv、信號(hào)wsc_int及信號(hào)wpc_ext組成的序列；
[0020] 其中：
[0021] wsc_en和wpc_ext_inv用于為所述嵌入式芯核測(cè)試殼裝置配置并行測(cè)試模式， WSC_en信號(hào)為1時(shí)選擇所述嵌入式芯核測(cè)試殼裝置的測(cè)試殼串行輸入WSI作為測(cè)試殼掃描 鏈第一個(gè)WBR單元的測(cè)試輸入，為0時(shí)選擇所述嵌入式芯核測(cè)試殼裝置的測(cè)試殼并行輸入 WPI作為測(cè)試殼掃描鏈第一個(gè)WBR單元的測(cè)試輸入；wpc_ext_inv信號(hào)為1時(shí)選擇所述嵌入 式芯核測(cè)試殼裝置掃描鏈上一個(gè)WBR單元的測(cè)試輸出作為下一個(gè)WBR單元的測(cè)試輸入，為 〇時(shí)選擇所述WPI作為下一個(gè)WBR單元的的測(cè)試輸入；
[0022] wscjnt和wpc_eXt用于為所述嵌入式芯核測(cè)試殼裝置配置內(nèi)部掃描測(cè)試模式， wsc_int為1時(shí)將嵌入式芯核內(nèi)部掃描鏈與所述嵌入式芯核測(cè)試殼裝置的掃描鏈串聯(lián)，為0 時(shí)將嵌入式芯核內(nèi)部掃描鏈與所述嵌入式芯核測(cè)試殼裝置的掃描鏈并聯(lián);wpc_eXt為1時(shí) 將所述嵌入式芯核測(cè)試殼裝置并行掃描鏈最后一個(gè)WBR單元的測(cè)試輸出作為所述嵌入式 芯核測(cè)試殼裝置的所述WP0,為0時(shí)將嵌入式芯核內(nèi)部掃描鏈最后一個(gè)掃描單元的掃描輸 出作為所述嵌入式芯核測(cè)試殼裝置的所述WP0。
[0023] 可選地，所述選擇信號(hào)產(chǎn)生電路包括：
[0024] 四個(gè)邏輯與門與三個(gè)邏輯非門；
[0025] 其中，邏輯與門1輸入wir_wpc和wir_extest后輸出wpc_ext，邏輯非門1輸入 wir_wpc后輸出信號(hào)給邏輯與門2,邏輯與門2的另一個(gè)輸入端輸入wir_scanmode，輸出 wsc_en，邏輯非門3輸入邏輯與門1的輸出信號(hào)wpc_ext后，輸出信號(hào)給邏輯與門3,邏輯與 門3的另一個(gè)輸入端輸入wir_scanmode，輸出wpc_ext_inv，邏輯非門2輸入wir_extest后 輸出信號(hào)給邏輯與門4,邏輯與門4的另一端輸入邏輯與門2的輸出信號(hào)WSC_en，輸出wsc_ int〇
[0026] 可選地，如果所述WIR接收到用于指示旁路功能的指令WS_BYPASS，則所述WIR輸 出的控制信號(hào)中的信號(hào)序列的值為{〇, 〇, 〇}，所述選擇信號(hào)產(chǎn)生電路生成的選通器選擇信 號(hào)序列的值為{〇,〇,〇,〇};
[0027] 如果所述WIR接收到用于指示串行外部測(cè)試功能的指令WS_EXTEST，則所述WIR輸 出的控制信號(hào)中的信號(hào)序列的值為{〇, 1，1}，所述選擇信號(hào)產(chǎn)生電路生成的選通器選擇信 號(hào)序列的值為{1，1，〇, 〇};
[0028] 如果所述WIR接收到用于指示串行內(nèi)部掃描測(cè)試功能的指令WS_INTEST_SCAN，則 所述WIR輸出的控制信號(hào)中的信號(hào)序列的值為{0,0, 1}，所述選擇信號(hào)產(chǎn)生電路生成的選 通器選擇信號(hào)序列的值為{1，1，1，〇};
[0029] 如果所述WIR接收到用于指示并行外部測(cè)試功能的指令WP_EXTEST，則所述WIR輸 出的控制信號(hào)中的信號(hào)序列的值為{1，1，1}，所述選擇信號(hào)產(chǎn)生電路生成的選通器選擇信 號(hào)序列的值為{〇, 0, 0, 1};
[0030] 如果所述WIR接收到用于指示并行內(nèi)部掃描測(cè)試功能的指令WP_INTEST_SCAN，則 所述WIR輸出的控制信號(hào)中的信號(hào)序列的值為{1，0, 1}，所述選擇信號(hào)產(chǎn)生電路生成的選 通器選擇信號(hào)序列的值為{〇, 1，〇, 〇}。
[0031] 可選地，所述預(yù)設(shè)的映射規(guī)則包括：
[0032] 如果所述嵌入式芯核測(cè)試殼裝置支持并行測(cè)試模式和內(nèi)部掃描測(cè)試模式，wsc_ en和wpC_ext_inv映射給所述嵌入式芯核測(cè)試殼裝置配置并行測(cè)試模式的選通器，其中， wsc_en映射給在測(cè)試殼掃描鏈第一個(gè)WBR單元的測(cè)試輸入插入的選通器，wpc_ext_inv映 射給在測(cè)試殼掃描鏈內(nèi)部插入的選通器；wsc_int和wpc_ext映射給所述嵌入式芯核測(cè)試 殼裝置配置內(nèi)部掃描測(cè)試模式的選通器，其中，wsc_int映射給在所述WPI和芯核SI之間 插入的選通器，以及在測(cè)試殼掃描鏈內(nèi)部插入的選通器，wpc_eXt映射給在芯核S0和所述 WP0之間插入的選通器；
[0033] 如果所述嵌入式芯核測(cè)試殼裝置支持并行測(cè)試模式和內(nèi)部測(cè)試模式，但不支持內(nèi) 部掃描測(cè)試模式，wsc_en映射給所述嵌入式芯核測(cè)試殼裝置配置并行測(cè)試模式的選通器； 其他選擇信號(hào)不進(jìn)行映射；
[0034] 如果所述嵌入式芯核測(cè)試殼裝置支持內(nèi)部掃描測(cè)試模式，但不支持并行測(cè)試模 式，WSC_int映射給所述嵌入式芯核測(cè)試殼裝置配置內(nèi)部掃描測(cè)試模式且位于測(cè)試殼掃描 鏈內(nèi)部的選通器；其他選擇信號(hào)不進(jìn)行映射；
[0035] 當(dāng)所述嵌入式芯核測(cè)試殼裝置不支持并行測(cè)試模式和內(nèi)部掃描測(cè)試模式時(shí)，不進(jìn) 行選擇信號(hào)映射。
[0036] 一種嵌入式芯核測(cè)試殼裝置的設(shè)計(jì)方法，包括：
[0037] 計(jì)算嵌入式芯核的輸入端口數(shù)和輸出端口數(shù)之和，作為所述嵌入式芯核測(cè)試殼裝 置中WBR單元的數(shù)目；
[0038] 如果所述嵌入式芯核測(cè)試殼裝置支持并行測(cè)試模式，確定測(cè)試殼并行端口的寬度 Wwpp、并行外部測(cè)試時(shí)并行掃描鏈的長(zhǎng)度{LJ，其中，i=l，2，...，Wwpp，以及配置并行測(cè)試模 式所插入選通器MUX-P的數(shù)目為所述嵌入式芯核測(cè)試殼裝置中測(cè)試殼并行端口的寬度，并 確定所述MUX-P的位置分別位于Cell。，，CeZZil+i2，CeZZil+i2+Ii3, ,CenLl+Ii2+i3+...+I^ 的CTI端，其中n=Wwpp-l，Cell。，（eZk,CenLl+L2,Cenil+i2+i3，…，Cenil+i2+i3+."+i!i 為wbR 單元，以及，確定所述MUX-P的1端接串行測(cè)試輸入，0端接并行測(cè)試輸入；
[0039] 如果所述嵌入式芯核測(cè)試殼裝置支持內(nèi)部掃描測(cè)試模式，確定內(nèi)部掃描測(cè)試的數(shù) 據(jù)通路、配置內(nèi)部掃描測(cè)試模式所插入選通器MUX-S的數(shù)目、所述MUX-S的位置以及所述 MUX-S的信號(hào)連接。
[0040] 可選地，確定所述配置內(nèi)部掃描測(cè)試模式所插入選通器MUX-S的數(shù)目包括：
[0041] 如果所述嵌入式芯核測(cè)試殼裝置支持并行測(cè)試模式，確定所述嵌入式芯核內(nèi)部掃 描鏈的數(shù)量為芯核內(nèi)部掃描鏈掃描輸入端插入的選通器MUX-SI的數(shù)目；如果所述嵌入式 芯核測(cè)試殼裝置不支持并行測(cè)試，確定〇為所述MUX-SI的數(shù)目；
[0042] 如果所述嵌入式芯核測(cè)試殼裝置支持并行測(cè)試模式，確定所述嵌入式芯核內(nèi)部掃 描鏈的數(shù)量為芯核內(nèi)部掃描鏈掃描輸出端插入的選通器MUX-S0的數(shù)目；如果所述嵌入式 芯核測(cè)試殼裝置不支持并行測(cè)試，確定0為所述MUX-SO的數(shù)目；
[0043] 確定1為芯核內(nèi)部掃描鏈到測(cè)試殼輸出端口鏈插入的選通器MUX-SS的數(shù)目。
[0044] 可選地，確定所述MUX-S的位置包括：
[0045] 如果所述嵌入式芯核測(cè)試殼裝置支持并行測(cè)試，確定所述MUX-SI并行位于 Ce//%-1的〇1'0 端；
[0046] 如果所述嵌入式芯核測(cè)試殼裝置支持并行測(cè)試，確定所述MUX-S0依次位于 re/ZLl-貧％1+知-1, +￡2+，,^ Wwp「l;
[0047] 確定所述MUX-SS位于CeZ/心的CTI端。
[0048] 可選地，確定所述MUX-S的信號(hào)連接包括：
[0049] 對(duì)于芯核內(nèi)部掃描鏈掃描輸入端插入的選通器MUX-SI，1端接串行測(cè)試輸入，0端 接并行測(cè)試輸入；