集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)方法及系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路測(cè)試系統(tǒng)計(jì)量領(lǐng)域，具體地說(shuō)是一種集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)方法及系統(tǒng)。
【背景技術(shù)】
[0002]隨著集成電路行業(yè)快速發(fā)展，數(shù)字集成電路的工作速度不斷提高，因此對(duì)集成電路測(cè)試系統(tǒng)的測(cè)試速率和交流參數(shù)測(cè)量準(zhǔn)確度都提出了更高的要求?？陀^(guān)存在的數(shù)字通道傳輸延遲一直是阻礙集成電路測(cè)試系統(tǒng)交流參數(shù)測(cè)量準(zhǔn)確度提高的主要因素，很多測(cè)試系統(tǒng)都希望能通過(guò)采用一些方法測(cè)量通道傳輸延遲，并根據(jù)測(cè)量結(jié)果采取一定的措施來(lái)解決數(shù)字通道傳輸延遲造成交流參數(shù)測(cè)量準(zhǔn)確度降低的問(wèn)題。因此，測(cè)試系統(tǒng)對(duì)通道傳輸延遲的測(cè)量結(jié)果是否準(zhǔn)確也就直接關(guān)系到測(cè)試系統(tǒng)交流參數(shù)的測(cè)量準(zhǔn)確度是否提高。目前尚無(wú)有效的校準(zhǔn)方法對(duì)數(shù)字通道傳輸延遲進(jìn)行校準(zhǔn)，也就無(wú)法判斷測(cè)試系統(tǒng)對(duì)傳輸延遲的測(cè)量結(jié)果是否準(zhǔn)確，無(wú)法評(píng)估數(shù)字通道傳輸延遲對(duì)集成電路交流參數(shù)測(cè)量準(zhǔn)確度的影響。因此有必要研宄一種校準(zhǔn)方法，對(duì)各類(lèi)型集成電路測(cè)試系統(tǒng)通道傳輸延遲進(jìn)行校準(zhǔn)，根據(jù)校準(zhǔn)結(jié)果得出測(cè)試系統(tǒng)數(shù)字通道上最終存在的傳輸延遲時(shí)間，并評(píng)估由傳輸延遲所引入的集成電路交流參數(shù)測(cè)量誤差分量。

【發(fā)明內(nèi)容】

[0003]有鑒于此，有必要提供一種能夠準(zhǔn)確對(duì)集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲進(jìn)行校準(zhǔn)的方法。
[0004]一種集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)方法，包括以下步驟:
在集成電路測(cè)試系統(tǒng)上設(shè)置能夠?qū)崿F(xiàn)傳輸延遲測(cè)量TDR測(cè)量模塊；
結(jié)合數(shù)字通道構(gòu)建出不同的傳輸延遲測(cè)量通道，由TDR測(cè)量模塊驅(qū)動(dòng)集成電路測(cè)試系統(tǒng)發(fā)出測(cè)試脈沖；
測(cè)試脈沖通過(guò)傳輸延遲測(cè)量通道的傳播，在末端處反射并沿原路返回，集成電路測(cè)試系統(tǒng)根據(jù)TDR測(cè)量模塊發(fā)出的控制指令監(jiān)測(cè)返回脈沖的回波信號(hào)；
將獲得的回波數(shù)據(jù)通過(guò)差分定位算法進(jìn)行數(shù)據(jù)處理，計(jì)算出數(shù)字通道的最終傳輸延遲時(shí)間。
[0005]一種集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)系統(tǒng)，包括集成電路測(cè)試系統(tǒng)、校準(zhǔn)主控計(jì)算機(jī)、示波器、標(biāo)準(zhǔn)延遲線(xiàn)以及校準(zhǔn)適配接口板，所述集成電路測(cè)試系統(tǒng)、校準(zhǔn)主控計(jì)算機(jī)、示波器、標(biāo)準(zhǔn)延遲線(xiàn)以及校準(zhǔn)適配接口板依次循環(huán)連接，其中，集成電路測(cè)試系統(tǒng)的主控計(jì)算機(jī)上包含有實(shí)現(xiàn)傳輸延遲測(cè)量的TDR測(cè)量模塊，校準(zhǔn)主控計(jì)算機(jī)上包含有實(shí)現(xiàn)差分定位的數(shù)據(jù)處理模塊。
[0006]本發(fā)明提供一種集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)方法及系統(tǒng)能夠解決測(cè)試系統(tǒng)的通道傳輸延遲校準(zhǔn)需求，具體具有以下技術(shù)效果:
(I)該裝置精確度高，能夠完全滿(mǎn)足當(dāng)前及未來(lái)可能出現(xiàn)的高性能集成電路測(cè)試系統(tǒng)的數(shù)字通道傳輸延遲校準(zhǔn)的需求；
(2)該裝置運(yùn)輸便捷，能夠很好地滿(mǎn)足當(dāng)前集成電路測(cè)試系統(tǒng)的數(shù)字通道傳輸延遲現(xiàn)場(chǎng)校準(zhǔn)的需求；
(3)該裝置可擴(kuò)展性與移植性能好，通過(guò)簡(jiǎn)單更換個(gè)別組件即能完成不同型號(hào)集成電路測(cè)試系統(tǒng)的數(shù)字通道傳輸延遲校準(zhǔn)。
【附圖說(shuō)明】
[0007]圖1為本發(fā)明所述集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)系統(tǒng)示意圖；
圖2為本發(fā)明所述的TDR測(cè)量模塊結(jié)構(gòu)圖；
圖3為本發(fā)明所述集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)方法的過(guò)程示意圖； 圖4為圖3中對(duì)集成電路測(cè)試系統(tǒng)的數(shù)字通道的時(shí)間測(cè)量功能校準(zhǔn)示意圖；
圖5為本發(fā)明所述集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲示意圖；
圖6為本發(fā)明所述集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)方法的差分定位原理圖；
圖7為本發(fā)明所述集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)方法的差分定位算法示意圖。
【具體實(shí)施方式】
[0008]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明，應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0009]本發(fā)明提供一種集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)方法及系統(tǒng)，由圖1可知，所述集成電路測(cè)試系統(tǒng)的數(shù)字通道的傳輸延遲校準(zhǔn)系統(tǒng)包括集成電路測(cè)試系統(tǒng)10、校準(zhǔn)主控計(jì)算機(jī)20、示波器30、標(biāo)準(zhǔn)延遲線(xiàn)40以及校準(zhǔn)適配接口板50，所述集成電路測(cè)試系統(tǒng)10、校準(zhǔn)主控計(jì)算機(jī)20、示波器30、標(biāo)準(zhǔn)延遲線(xiàn)40以及校準(zhǔn)適配接口板50依次循環(huán)連接，所述集成電路測(cè)試系統(tǒng)10包含測(cè)試系統(tǒng)主控計(jì)算機(jī)11和集成電路測(cè)試系統(tǒng)主機(jī)12，其中，測(cè)試系統(tǒng)主控計(jì)算機(jī)11包含有實(shí)現(xiàn)傳輸延遲測(cè)量的TDR測(cè)量模塊60，校準(zhǔn)主控計(jì)算機(jī)20上包含有實(shí)現(xiàn)差分定位的數(shù)據(jù)處理模塊70。
[0010]其中，TDR測(cè)量模塊60是在集成電路測(cè)試系統(tǒng)10的測(cè)試程序開(kāi)發(fā)平臺(tái)上開(kāi)發(fā)的測(cè)試程序，用于驅(qū)動(dòng)集成電路測(cè)試系統(tǒng)10做出不同狀態(tài)下對(duì)傳輸延遲通道實(shí)現(xiàn)時(shí)域反射測(cè)量，配合完成傳輸延遲校準(zhǔn)。如圖2所示，其包含下列配置文件:通道配置文件601、直流參數(shù)配置文件602、時(shí)間參數(shù)配置文件603、測(cè)試向量文件604、參數(shù)測(cè)試方案文件605、測(cè)試流程控制文件606 ；
通道配置文件601用于定義所有待測(cè)通道并，并設(shè)定通道及通道組為I/O屬性；
直流參數(shù)配置文件602用于設(shè)定驅(qū)動(dòng)測(cè)試脈沖信號(hào)所需的驅(qū)動(dòng)高低電平幅值，設(shè)定監(jiān)測(cè)反射回波信號(hào)時(shí)所需的比較端參考點(diǎn)電平幅值，其它輔助型直流參數(shù)基本可按缺省設(shè)置來(lái)設(shè)定，并負(fù)責(zé)斷開(kāi)通道并聯(lián)回路中的繼電器開(kāi)關(guān)，以防止在時(shí)域反射測(cè)量過(guò)程信號(hào)出現(xiàn)分流造成額外的干擾反射信號(hào)；
時(shí)間參數(shù)配置文件603用于設(shè)定測(cè)試周期、測(cè)試信號(hào)驅(qū)動(dòng)沿時(shí)間、測(cè)試信號(hào)脈寬等，設(shè)定比較沿放置時(shí)間、比較沿間隔時(shí)間等；
測(cè)試向量文件604用于主要包含各數(shù)字通道測(cè)試信號(hào)所包含的0/1信息，各數(shù)字通道比較器高低電平狀態(tài)信息；
參數(shù)測(cè)試方案文件605用于設(shè)定待測(cè)返回信號(hào)的測(cè)量方式:線(xiàn)性搜尋，搜尋起止時(shí)間等;
測(cè)試流程控制文件606用于控制整個(gè)測(cè)試程序的運(yùn)行順序和程序?qū)崿F(xiàn)過(guò)程。
[0011]用于進(jìn)行校準(zhǔn)測(cè)量的標(biāo)準(zhǔn)延遲線(xiàn)40是一段特性阻抗與測(cè)試系統(tǒng)通道特性阻抗相等的傳輸線(xiàn)，一般為50 Ω，結(jié)構(gòu)可以是同軸線(xiàn)，也可以是集成在校準(zhǔn)適配接口板50上的微帶線(xiàn)。
[0012]校準(zhǔn)適配接口板50是為不同型號(hào)測(cè)試系統(tǒng)的測(cè)試接口板提供相同測(cè)試接口，將每個(gè)數(shù)字通道和相應(yīng)的標(biāo)準(zhǔn)延遲線(xiàn)40連接起來(lái)或者是將標(biāo)準(zhǔn)延遲線(xiàn)40以微帶線(xiàn)的形式集成在校準(zhǔn)適配接口板50上，以延長(zhǎng)數(shù)字通道的物理長(zhǎng)度。
[0013]如圖3所示，所述集成電路測(cè)試系統(tǒng)10的數(shù)字通道的傳輸延遲校準(zhǔn)方法包括以下步驟:
在集成電路測(cè)試系統(tǒng)上設(shè)置能夠?qū)崿F(xiàn)傳輸延遲測(cè)量的TDR測(cè)量模塊60 ;
結(jié)合數(shù)字通道構(gòu)建出不同的傳輸延遲測(cè)量通道，由TDR測(cè)量模塊60驅(qū)動(dòng)集成電路測(cè)試系統(tǒng)10發(fā)出測(cè)試脈沖；
測(cè)試脈沖通過(guò)傳輸延遲測(cè)量通道的傳播，在末端處反射并沿原路返回，集成電路測(cè)試系統(tǒng)10根據(jù)TDR測(cè)量模塊60發(fā)出的控制指令監(jiān)測(cè)返回脈沖的回波信號(hào)；
然后將獲得的回波數(shù)據(jù)通過(guò)差分定位算法進(jìn)行數(shù)據(jù)處理，計(jì)算出數(shù)字通道的最終傳輸延遲時(shí)間。
[0014]本發(fā)明中所述集成電路測(cè)試系統(tǒng)的數(shù)字通道