本發(fā)明屬于電磁感應(yīng)技術(shù)領(lǐng)域，具體涉及一種感應(yīng)測井直耦信號(hào)自動(dòng)對(duì)消裝置的設(shè)計(jì)。

背景技術(shù)：

感應(yīng)測井儀發(fā)射線圈在導(dǎo)電地層中產(chǎn)生渦流，渦流對(duì)接收線圈產(chǎn)生攜帶地層信息的二次感應(yīng)信號(hào)，通過測量二次感應(yīng)信號(hào)來獲取地層信息。但是在實(shí)際測量過程中，由于發(fā)射線圈和接收線圈的耦合效應(yīng)，接收線圈還會(huì)接收到來自發(fā)射線圈的直耦信號(hào)。直耦信號(hào)不攜帶地層信息，通常為無用信號(hào)，并且一般會(huì)比二次感應(yīng)信號(hào)大好幾個(gè)數(shù)量級(jí)以上，如果不加以對(duì)消，有用的二次感應(yīng)信號(hào)往往會(huì)淹沒在直耦信號(hào)里，這樣會(huì)對(duì)接收處理單元的信號(hào)提取造成很大的困難，同時(shí)也大大增加了測量難度，因此需要對(duì)接收線圈的直耦信號(hào)進(jìn)行對(duì)消。

由電磁感應(yīng)的基本原理可知，在測井儀中通常采用在接收線圈上串接補(bǔ)償線圈的方式來去除直耦信號(hào)，具體通過改變補(bǔ)償線圈的匝數(shù)和面積來實(shí)現(xiàn)。然而繞制的線圈存在精度不夠、穩(wěn)定性差的缺點(diǎn)，并且一旦組裝完成，若儀器在運(yùn)輸和使用中對(duì)消效果出現(xiàn)變化，或者因使用環(huán)境的變化而出現(xiàn)對(duì)消誤差，又要重新調(diào)試對(duì)消，這樣會(huì)消耗大量的時(shí)間和人力成本。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是針對(duì)背景技術(shù)的不足之處，提出了一種感應(yīng)測井直耦信號(hào)自動(dòng)對(duì)消裝置，使測井儀的調(diào)試過程簡單易操作、精度高、穩(wěn)定性好，無需校準(zhǔn)，同時(shí)省去補(bǔ)償線圈以及線圈匝數(shù)與繞向的設(shè)計(jì)，適用于測井行業(yè)中不斷變化的操作環(huán)境。

本發(fā)明的技術(shù)方案為：一種感應(yīng)測井直耦信號(hào)自動(dòng)對(duì)消裝置，包括：

加法運(yùn)算電路模塊，用于對(duì)感應(yīng)測井儀接收線圈接收到的混合信號(hào)以及相位補(bǔ)償信號(hào)輸出模塊產(chǎn)生的補(bǔ)償信號(hào)進(jìn)行疊加，形成復(fù)合信號(hào)；

信號(hào)放大濾波調(diào)理模塊，用于對(duì)加法運(yùn)算電路模塊輸出的復(fù)合信號(hào)進(jìn)行信號(hào)放大濾波調(diào)理；

adc采樣模塊，用于對(duì)經(jīng)信號(hào)放大濾波調(diào)理模塊調(diào)理后的復(fù)合信號(hào)進(jìn)行adc采樣，將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；

fpga可編程門陣列模塊，用于讀取adc采樣后的數(shù)據(jù)并累加，向dsp主控模塊上傳adc采樣累加后的數(shù)據(jù)，以及接收來自dsp主控模塊的命令并采取相應(yīng)操作；

dsp主控模塊，用于對(duì)整個(gè)感應(yīng)測井儀進(jìn)行控制，并對(duì)adc采樣累加后的數(shù)據(jù)進(jìn)行dpsd相敏檢波運(yùn)算；

相位補(bǔ)償信號(hào)輸出模塊，用于產(chǎn)生補(bǔ)償信號(hào)；

增益調(diào)節(jié)控制模塊，用于對(duì)補(bǔ)償信號(hào)進(jìn)行增益調(diào)節(jié)；

加法運(yùn)算電路模塊、信號(hào)放大濾波調(diào)理模塊、adc采樣模塊、fpga可編程門陣列模塊、相位補(bǔ)償信號(hào)輸出模塊、增益調(diào)節(jié)控制模塊順次連接；加法運(yùn)算電路模塊的輸入端分別與感應(yīng)測井儀的接收線圈及增益調(diào)節(jié)控制模塊的輸出端連接；adc采樣模塊的輸入端與感應(yīng)測井儀的發(fā)射線圈連接；fpga可編程門陣列模塊還分別與信號(hào)放大濾波調(diào)理模塊及增益調(diào)節(jié)控制模塊連接；dsp主控模塊通過數(shù)據(jù)總線及地址總線與fpga可編程門陣列模塊通信連接。

本發(fā)明的有益效果是：本發(fā)明通過電路與軟件算法來實(shí)現(xiàn)對(duì)直耦信號(hào)的對(duì)消，采用信號(hào)補(bǔ)償反饋的形式，通過軟件算法的控制，合理調(diào)節(jié)補(bǔ)償信號(hào)的大小與相位，實(shí)現(xiàn)與直耦信號(hào)的對(duì)消。本發(fā)明中軟件算法在dsp主控模塊中完成，采用dpsd數(shù)字相敏檢波技術(shù)，自動(dòng)調(diào)整補(bǔ)償信號(hào)的增益，使得補(bǔ)償信號(hào)與直耦信號(hào)幅度相當(dāng)且相位相差180度，信號(hào)疊加后起到對(duì)消的作用。本發(fā)明能自動(dòng)完成對(duì)消的工作，簡單快捷，具有一定的實(shí)時(shí)性，不受其他外界因素影響，可靠性高，適應(yīng)性強(qiáng)，完全能夠滿足系統(tǒng)測量時(shí)序的要求。

優(yōu)選地，信號(hào)放大濾波調(diào)理模塊包括：

低噪聲濾波放大器，用于對(duì)復(fù)合信號(hào)進(jìn)行低噪聲放大處理；

帶通濾波器，用于對(duì)復(fù)合信號(hào)進(jìn)行帶通濾波處理；

程控運(yùn)放器，用于對(duì)復(fù)合信號(hào)進(jìn)行程控放大處理；

低噪聲濾波放大器的輸入端為信號(hào)放大濾波調(diào)理模塊的輸入端；低噪聲濾波放大器、帶通濾波器、程控運(yùn)放器順次連接；程控運(yùn)放器的輸出端為信號(hào)放大濾波調(diào)理模塊的輸出端；fpga可編程門陣列模塊與程控運(yùn)放器連接，用于調(diào)節(jié)程控運(yùn)放器的增益。

上述優(yōu)選方案的有益效果為：對(duì)直耦信號(hào)與二次感應(yīng)信號(hào)疊加后的復(fù)合信號(hào)進(jìn)行低噪聲放大、帶通濾波、程控放大一系列的信號(hào)放大濾波調(diào)理操作，便于后續(xù)對(duì)于復(fù)合信號(hào)的adc采樣及累加操作。

優(yōu)選地，相位補(bǔ)償信號(hào)輸出模塊包括：

dds數(shù)字頻率合成器，用于產(chǎn)生并輸出補(bǔ)償信號(hào)；

dac數(shù)模轉(zhuǎn)換器，用于調(diào)整dds數(shù)字頻率合成器的輸出幅度；

fpga可編程門陣列模塊分別與dds數(shù)字頻率合成器、dac數(shù)模轉(zhuǎn)換器連接，用于控制dds數(shù)字頻率合成器、dac數(shù)模轉(zhuǎn)換器的輸出；dds數(shù)字頻率合成器的輸入端與dac數(shù)模轉(zhuǎn)換器連接，輸出端為相位補(bǔ)償信號(hào)輸出模塊的輸出端。

增益調(diào)節(jié)控制模塊包括：

lc低通濾波器，用于對(duì)補(bǔ)償信號(hào)進(jìn)行低通濾波處理；

低噪聲放大器，用于對(duì)補(bǔ)償信號(hào)進(jìn)行低噪聲放大處理；

模擬開關(guān)電阻網(wǎng)絡(luò)，用于調(diào)節(jié)低噪聲放大器；

lc低通濾波器的輸入端為增益調(diào)節(jié)控制模塊的輸入端，輸出端與低噪聲放大器的輸入端連接；低噪聲放大器的輸出端為增益調(diào)節(jié)控制模塊的輸出端，輸入端還與模擬開關(guān)電阻網(wǎng)絡(luò)連接；fpga可編程門陣列模塊與模擬開關(guān)電阻網(wǎng)絡(luò)連接，用于控制模擬開關(guān)電阻網(wǎng)絡(luò)的電阻大小。

上述優(yōu)選方案的有益效果為：在fpga可編程門陣列模塊的控制下，由dac數(shù)模轉(zhuǎn)換器以及增益可調(diào)的低噪聲放大器共同調(diào)節(jié)補(bǔ)償信號(hào)的輸出幅度，增加了調(diào)節(jié)的精確度。

附圖說明

圖1所示為本發(fā)明實(shí)施例一提供的一種感應(yīng)測井直耦信號(hào)自動(dòng)對(duì)消裝置結(jié)構(gòu)框圖。

圖2所示為本發(fā)明實(shí)施例一提供的fpga可編程門陣列模塊與dsp主控模塊功能示意圖。

圖3所示為本發(fā)明實(shí)施例二提供的一種感應(yīng)測井直耦信號(hào)自動(dòng)對(duì)消方法流程圖。

圖4所示為本發(fā)明實(shí)施例二提供的正交分離后復(fù)合信號(hào)的實(shí)部/虛部關(guān)系示意圖。

附圖標(biāo)記說明：1-發(fā)射線圈、2-接收線圈、3-信號(hào)放大濾波調(diào)理模塊、4-adc采樣模塊、5-fpga可編程門陣列模塊、6-相位補(bǔ)償信號(hào)輸出模塊、7-增益調(diào)節(jié)控制模塊、8-dsp主控模塊、9-參考信號(hào)切換模塊、10-加法運(yùn)算電路模塊；

31-低噪聲濾波放大器、32-帶通濾波器、33-程控運(yùn)放器；

61-dds數(shù)字頻率合成器；62-dac數(shù)模轉(zhuǎn)換器；

71-lc低通濾波器、72-低噪聲放大器、73-模擬開關(guān)電阻網(wǎng)絡(luò)；

s1-參考信號(hào)、s2-直耦信號(hào)、s3-二次感應(yīng)信號(hào)、s4-補(bǔ)償信號(hào)、s5-混合信號(hào)、s6-復(fù)合信號(hào)。

具體實(shí)施方式

現(xiàn)在將參考附圖來詳細(xì)描述本發(fā)明的示例性實(shí)施方式。應(yīng)當(dāng)理解，附圖中示出和描述的實(shí)施方式僅僅是示例性的，意在闡釋本發(fā)明的原理和精神，而并非限制本發(fā)明的范圍。

實(shí)施例一：

本發(fā)明實(shí)施例提供了一種感應(yīng)測井直耦信號(hào)自動(dòng)對(duì)消裝置，如圖1所示，包括順次連接的加法運(yùn)算電路模塊10、信號(hào)放大濾波調(diào)理模塊3、adc采樣模塊4、fpga可編程門陣列模塊5、相位補(bǔ)償信號(hào)輸出模塊6、增益調(diào)節(jié)控制模塊7。加法運(yùn)算電路模塊10的輸入端分別與感應(yīng)測井儀的接收線圈2及增益調(diào)節(jié)控制模塊7的輸出端連接。

其中加法運(yùn)算電路模塊10用于對(duì)感應(yīng)測井儀接收線圈2接收到的混合信號(hào)s5以及相位補(bǔ)償信號(hào)輸出模塊產(chǎn)生的補(bǔ)償信號(hào)s4進(jìn)行疊加，形成復(fù)合信號(hào)s6；混合信號(hào)s5由接收線圈2接收到的直耦信號(hào)s2以及二次感應(yīng)信號(hào)s3疊加而成；信號(hào)放大濾波調(diào)理模塊3用于對(duì)加法運(yùn)算電路模塊10輸出的復(fù)合信號(hào)s6進(jìn)行信號(hào)放大濾波調(diào)理；adc采樣模塊4用于對(duì)經(jīng)信號(hào)放大濾波調(diào)理模塊調(diào)理后的復(fù)合信號(hào)s6進(jìn)行adc采樣，將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；相位補(bǔ)償信號(hào)輸出模塊6用于產(chǎn)生補(bǔ)償信號(hào)s4，對(duì)混合信號(hào)s5中包含的直耦信號(hào)s2進(jìn)行對(duì)消；增益調(diào)節(jié)控制模塊7用于對(duì)補(bǔ)償信號(hào)s4進(jìn)行增益調(diào)節(jié)。

信號(hào)放大濾波調(diào)理模塊3包括順次連接的低噪聲濾波放大器31、帶通濾波器32以及程控運(yùn)放器33，分別用于對(duì)復(fù)合信號(hào)s6進(jìn)行低噪聲放大、帶通濾波、程控放大處理。低噪聲濾波放大器31的輸入端為信號(hào)放大濾波調(diào)理模塊3的輸入端，與加法運(yùn)算電路模塊10連接。程控運(yùn)放器33的輸出端為信號(hào)放大濾波調(diào)理模塊3的輸出端，與adc采樣模塊4連接。

相位補(bǔ)償信號(hào)輸出模塊6包括用于產(chǎn)生并輸出補(bǔ)償信號(hào)s4的dds數(shù)字頻率合成器61以及用于調(diào)整dds數(shù)字頻率合成器61輸出幅度的dac數(shù)模轉(zhuǎn)換器62。adc采樣模塊4的輸入端與感應(yīng)測井儀的發(fā)射線圈1連接，用于接收發(fā)射線圈1耦合輸出的參考信號(hào)s1，參考信號(hào)s1與直耦信號(hào)s2同相位。當(dāng)感應(yīng)測井儀具有多個(gè)發(fā)射線圈1時(shí)，adc采樣模塊4的輸入端與感應(yīng)測井儀的發(fā)射線圈1之間還應(yīng)連接參考信號(hào)切換模塊9，用于切換至當(dāng)前處于發(fā)射狀態(tài)下的發(fā)射線圈1耦合輸出的參考信號(hào)s1。本發(fā)明實(shí)施例中，dds數(shù)字頻率合成器61采用相位可調(diào)的dds芯片，該芯片具有輸出相位設(shè)置功能，可以任意設(shè)置輸出相位。

增益調(diào)節(jié)控制模塊7包括順次連接的lc低通濾波器71與低噪聲放大器72，分別用于對(duì)補(bǔ)償信號(hào)s4進(jìn)行低通濾波及低噪聲放大處理。lc低通濾波器的輸入端71為增益調(diào)節(jié)控制模塊7的輸入端，與dds數(shù)字頻率合成器61連接。低噪聲放大器72的輸出端為增益調(diào)節(jié)控制模塊7的輸出端，與加法運(yùn)算電路模塊10連接。增益調(diào)節(jié)控制模塊7還包括連接于低噪聲放大器72輸入端的模擬開關(guān)電阻網(wǎng)絡(luò)73，通過控制模擬開關(guān)的導(dǎo)通與關(guān)斷，調(diào)節(jié)電阻網(wǎng)絡(luò)rs的大小，實(shí)現(xiàn)對(duì)低噪聲放大器72增益的選擇，進(jìn)而控制補(bǔ)償信號(hào)s4的幅度。

本發(fā)明實(shí)施例提供的感應(yīng)測井直耦信號(hào)自動(dòng)對(duì)消裝置還應(yīng)包括dsp主控模塊8，其通過數(shù)據(jù)總線及地址總線與fpga可編程門陣列模塊5通信連接，用于對(duì)整個(gè)感應(yīng)測井儀進(jìn)行控制，并對(duì)adc采樣累加后的數(shù)據(jù)進(jìn)行dpsd相敏檢波運(yùn)算。本發(fā)明實(shí)施例中，dsp主控模塊8由dsp主控制器芯片與相關(guān)外圍電路組成。

如圖2所示，本發(fā)明實(shí)施例中，dsp主控模塊8由dsp主控制器芯片與相關(guān)外圍電路組成。fpga可編程門陣列模塊5采用actel-fpga，用于讀取adc采樣模塊4采樣后的數(shù)據(jù)并累加，向dsp主控模塊8上傳累加后的數(shù)據(jù)，以及在dsp主控模塊8的控制下，實(shí)現(xiàn)如下功能：

(1)控制dac數(shù)模轉(zhuǎn)換器62的輸出；

(2)控制dds數(shù)字頻率合成器61的輸出；

(3)控制模擬開關(guān)電阻網(wǎng)絡(luò)73的電阻網(wǎng)絡(luò)rs的大小；

(4)控制參考信號(hào)切換模塊9對(duì)參考信號(hào)s1的切換；

(5)調(diào)節(jié)程控運(yùn)放器33的增益大小。

為使本發(fā)明的技術(shù)方案更加清楚、完整，現(xiàn)以實(shí)施例二對(duì)實(shí)施例一提供的感應(yīng)測井直耦信號(hào)自動(dòng)對(duì)消裝置所對(duì)應(yīng)對(duì)消方法做詳細(xì)介紹，旨在進(jìn)一步說明實(shí)施例一提供的感應(yīng)測井直耦信號(hào)自動(dòng)對(duì)消裝置的工作原理及過程。

實(shí)施例二：

本發(fā)明實(shí)施例提供了一種感應(yīng)測井直耦信號(hào)自動(dòng)對(duì)消方法，如圖3所示，包括以下步驟：

a1、選通感應(yīng)測井儀的某一發(fā)射線圈，使能發(fā)射信號(hào)輸出至地層，并通知fpga可編程門陣列模塊控制參考信號(hào)切換模塊切換到相應(yīng)的發(fā)射線圈通道。

在進(jìn)行步驟a1之前，需進(jìn)行必要的常規(guī)預(yù)處理操作，包括將dsp主控模塊及fpga可編程門陣列模塊上電初始化以及控制dsp主控模塊在主函數(shù)中等待開啟發(fā)射工作指令等。

a2、控制感應(yīng)測井儀的接收線圈接收來自發(fā)射線圈的直耦信號(hào)以及來自地層的二次感應(yīng)信號(hào)，形成混合信號(hào)。

發(fā)射線圈開啟發(fā)射后，處在交變磁場中的地質(zhì)層會(huì)產(chǎn)生渦流，并向外輻射二次感應(yīng)信號(hào)，接收線圈接收直耦信號(hào)的同時(shí)也接收二次感應(yīng)信號(hào)，區(qū)別在于直耦信號(hào)強(qiáng)度遠(yuǎn)遠(yuǎn)大于二次感應(yīng)信號(hào)的強(qiáng)度，且兩者相位相差90度。

a3、將混合信號(hào)與補(bǔ)償信號(hào)在加法運(yùn)算電路模塊中進(jìn)行疊加，形成復(fù)合信號(hào)。

由于初次采集直耦信號(hào)和二次感應(yīng)信號(hào)時(shí)并未對(duì)其進(jìn)行直耦信號(hào)對(duì)消處理，因此補(bǔ)償信號(hào)的初始值為0。

a4、對(duì)復(fù)合信號(hào)進(jìn)行信號(hào)放大濾波調(diào)理，包括依次進(jìn)行的低噪聲放大、帶通濾波以及程控放大處理。

a5、對(duì)參考信號(hào)及調(diào)理后的復(fù)合信號(hào)進(jìn)行adc采樣，將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。

a6、采用fpga可編程門陣列模塊讀取并累加adc采樣后的數(shù)據(jù)，同時(shí)向dsp主控模塊上傳累加后的數(shù)據(jù)。

a7、對(duì)累加后的數(shù)據(jù)進(jìn)行dpsd數(shù)字相敏檢波運(yùn)算，實(shí)現(xiàn)對(duì)復(fù)合信號(hào)的正交分離，得到復(fù)合信號(hào)與參考信號(hào)的相位關(guān)系。

該步驟中dpsd數(shù)字相敏檢波運(yùn)算包括sin/cos乘法及累加運(yùn)算、實(shí)部/虛部換算。將測量信號(hào)(復(fù)合信號(hào))乘上對(duì)應(yīng)同頻率零相位的正弦波和零相位的余弦波，也就是進(jìn)行傅立葉變換后就可以直接分離出實(shí)部和虛部信號(hào)，實(shí)部即為直耦信號(hào)，虛部即為二次感應(yīng)信號(hào)，兩者與復(fù)合信號(hào)相對(duì)于參考信號(hào)的相位角θ大小有關(guān)。上述運(yùn)算構(gòu)成了dpsd數(shù)字相敏檢波運(yùn)算，實(shí)現(xiàn)了對(duì)復(fù)合信號(hào)的正交分離，為后續(xù)的相位關(guān)系比較以及二次感應(yīng)信號(hào)的提取提供了條件。

a8、比較復(fù)合信號(hào)相對(duì)于參考信號(hào)的相位角θ的大小，判斷是否滿足θ≥45°，若是則直耦信號(hào)對(duì)消結(jié)束，否則進(jìn)入步驟a9。

如圖4所示，剛開始由于直耦信號(hào)遠(yuǎn)遠(yuǎn)大于二次感應(yīng)信號(hào)，此時(shí)θ≈0°，當(dāng)經(jīng)過幾次補(bǔ)償信號(hào)對(duì)消后，直耦信號(hào)被消弱，θ迅速變大，當(dāng)兩者大小相當(dāng)即θ≥45°時(shí)，說明直耦信號(hào)小于或等于二次感應(yīng)信號(hào)，即可認(rèn)為對(duì)消完成，無需將直耦信號(hào)完全消除，因此實(shí)現(xiàn)起來相對(duì)更為簡單。

a9、控制dds數(shù)字頻率合成器輸出補(bǔ)償信號(hào)，經(jīng)過增益調(diào)節(jié)(依次進(jìn)行低通濾波與低噪聲放大處理)后再與混合信號(hào)在加法運(yùn)算電路模塊中進(jìn)行疊加，形成新的復(fù)合信號(hào)，返回步驟a4。

其中補(bǔ)償信號(hào)的輸出幅度由dac數(shù)模轉(zhuǎn)換器以及增益可調(diào)的低噪聲放大器共同控制，dac數(shù)模轉(zhuǎn)換器用來調(diào)節(jié)dds數(shù)字頻率合成器輸出的補(bǔ)償信號(hào)大小，而模擬開關(guān)電阻網(wǎng)絡(luò)用來調(diào)節(jié)低噪聲放大器的增益，進(jìn)而控制補(bǔ)償信號(hào)的輸出幅度。

上述步驟中參考信號(hào)與直耦信號(hào)同相位，因此復(fù)合信號(hào)相對(duì)于參考信號(hào)的相位角θ即為復(fù)合信號(hào)相對(duì)于直耦信號(hào)的相位角。同時(shí)由于補(bǔ)償信號(hào)與直耦信號(hào)相位也相差180度，信號(hào)疊加后即可起到對(duì)消的作用。

直耦信號(hào)對(duì)消完成后，即可提取正交分離后的二次感應(yīng)信號(hào)，參與地層電導(dǎo)率的計(jì)算。

本領(lǐng)域的普通技術(shù)人員將會(huì)意識(shí)到，這里所述的實(shí)施例是為了幫助讀者理解本發(fā)明的原理，應(yīng)被理解為本發(fā)明的保護(hù)范圍并不局限于這樣的特別陳述和實(shí)施例。本領(lǐng)域的普通技術(shù)人員可以根據(jù)本發(fā)明公開的這些技術(shù)啟示做出各種不脫離本發(fā)明實(shí)質(zhì)的其它各種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護(hù)范圍內(nèi)。