本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種位置信號(hào)快速解碼方法及系統(tǒng)。

背景技術(shù)：

現(xiàn)有技術(shù)中利用專用的大規(guī)模集成電路比如fpga和cpld等邏輯門(mén)陣芯片進(jìn)行處理光電信號(hào)的，一般通過(guò)某些運(yùn)算得到這些脈沖信號(hào)的頻率，但是在一些應(yīng)用中這些芯片需要與其他芯片配合工作，引起成本增加。

另外一種常用現(xiàn)有技術(shù)是dsp或者arm芯片的捕獲口（捕捉口）進(jìn)行運(yùn)算，但是該缺點(diǎn)比較明顯：脈沖信號(hào)頻率很低（低于100hz）時(shí)，容易丟失脈沖信號(hào)或者引起大量運(yùn)算占用很多運(yùn)算指令周期，這在時(shí)間關(guān)鍵系統(tǒng)中容易引起時(shí)間不夠分配，從而引起計(jì)算失效。

最后一種最為常用的現(xiàn)有技術(shù)是dsp與可編程邏輯門(mén)陣配合使用：包括dsp與fpga并行計(jì)算、dsp與cpld并行計(jì)算。該方案避免了占用主控芯片過(guò)多時(shí)間，但硬件成本隨之明顯上升。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述技術(shù)問(wèn)題，本發(fā)明的目的是提供一種能減少計(jì)算，并提高計(jì)算準(zhǔn)確性的一種位置信號(hào)快速解碼方法及系統(tǒng)。

本發(fā)明所采取的技術(shù)方案是：

一種位置信號(hào)快速解碼方法，包括以下步驟：

選擇用來(lái)測(cè)量的兩路脈沖信號(hào)，并將該兩路脈沖信號(hào)進(jìn)行硬件緩沖之后，接入到異或門(mén)電路中進(jìn)行電壓調(diào)節(jié)之后結(jié)合得到采樣脈沖信號(hào)，并將其接入主控芯片中；

主控芯片對(duì)采樣脈沖信號(hào)的脈沖邊沿進(jìn)行捕獲，并校正計(jì)算采樣脈沖時(shí)間間隔和脈沖數(shù)量；

根據(jù)脈沖數(shù)量和相鄰脈沖時(shí)間間隔，通過(guò)牛頓-拉夫遜方法進(jìn)行迭代計(jì)算，得出脈沖頻率和速度。

作為所述的一種位置信號(hào)快速解碼方法的進(jìn)一步改進(jìn)，所述的主控芯片對(duì)采樣脈沖信號(hào)的脈沖邊沿進(jìn)行捕獲，并校正計(jì)算采樣脈沖時(shí)間間隔和脈沖數(shù)量，這一步驟具體包括：

主控芯片對(duì)采樣脈沖信號(hào)的脈沖邊沿進(jìn)行捕獲并計(jì)數(shù)，得到脈沖數(shù)量δn；

根據(jù)脈沖信號(hào)，計(jì)算得到時(shí)間校正值δtc；

根據(jù)時(shí)間校正值δtc，計(jì)算得到校正后的采樣脈沖時(shí)間間隔δt；

根據(jù)校正后的采樣脈沖時(shí)間間隔，得出校正后的脈沖數(shù)量δn。

作為所述的一種位置信號(hào)快速解碼方法的進(jìn)一步改進(jìn)，所述時(shí)間校正值δtc的計(jì)算方式為：

將當(dāng)前周倩的采樣脈沖信號(hào)與最接近周期信號(hào)的采樣脈沖信號(hào)進(jìn)行對(duì)比，得出時(shí)間校正值δtc。

作為所述的一種位置信號(hào)快速解碼方法的進(jìn)一步改進(jìn)，所述主控芯片包括但不限于dsp、arm、fpga或cpld。

作為所述的一種位置信號(hào)快速解碼方法的進(jìn)一步改進(jìn)，所述速度的計(jì)算公式為：v=kl*δn/δt；

其中，kl表示電機(jī)計(jì)算系數(shù)。

本發(fā)明所采用的另一技術(shù)方案是：

一種位置信號(hào)快速解碼系統(tǒng)，包括：

脈沖信號(hào)處理單元，用于選擇用來(lái)測(cè)量的兩路脈沖信號(hào)，并將該兩路脈沖信號(hào)進(jìn)行硬件緩沖之后，接入到異或門(mén)電路中進(jìn)行電壓調(diào)節(jié)之后結(jié)合得到采樣脈沖信號(hào)，并將其接入主控芯片中；

校正計(jì)算單元，用于主控芯片對(duì)采樣脈沖信號(hào)的脈沖邊沿進(jìn)行捕獲，并校正計(jì)算采樣脈沖時(shí)間間隔和脈沖數(shù)量；

迭代計(jì)算單元，用于根據(jù)脈沖數(shù)量和相鄰脈沖時(shí)間間隔，通過(guò)牛頓-拉夫遜方法進(jìn)行迭代計(jì)算，得出脈沖頻率和速度。

作為所述的一種位置信號(hào)快速解碼系統(tǒng)的進(jìn)一步改進(jìn)，所述的校正計(jì)算單元具體包括：

捕獲計(jì)數(shù)單元，用于主控芯片對(duì)采樣脈沖信號(hào)的脈沖邊沿進(jìn)行捕獲并計(jì)數(shù)，得到脈沖數(shù)量δn；

時(shí)間校正單元，用于根據(jù)脈沖信號(hào)，計(jì)算得到時(shí)間校正值δtc；

時(shí)間間隔計(jì)算單元，用于根據(jù)時(shí)間校正值δtc，計(jì)算得到校正后的采樣脈沖時(shí)間間隔δt；

計(jì)數(shù)校正單元，用于根據(jù)校正后的采樣脈沖時(shí)間間隔，得出校正后的脈沖數(shù)量δn。

作為所述的一種位置信號(hào)快速解碼系統(tǒng)的進(jìn)一步改進(jìn)，所述時(shí)間校正值δtc的計(jì)算方式為：

將當(dāng)前周倩的采樣脈沖信號(hào)與最接近周期信號(hào)的采樣脈沖信號(hào)進(jìn)行對(duì)比，得出時(shí)間校正值δtc。

作為所述的一種位置信號(hào)快速解碼系統(tǒng)的進(jìn)一步改進(jìn)，所述速度的計(jì)算公式為：v=kl*δn/δt；

其中，kl表示電機(jī)計(jì)算系數(shù)。

本發(fā)明的有益效果是：

本發(fā)明一種位置信號(hào)快速解碼方法及系統(tǒng)通過(guò)將脈沖信號(hào)進(jìn)行結(jié)合，能將脈沖邊沿?cái)?shù)量放大一倍，從而降低芯片處理復(fù)雜程度和提高計(jì)時(shí)精度，特別是需要平行處理事件時(shí)能夠大大降低芯片指令數(shù)量，并且結(jié)合補(bǔ)償和校正方法能夠同時(shí)提高脈沖頻率的計(jì)數(shù)精度，大大提高計(jì)算的準(zhǔn)確度。

附圖說(shuō)明

下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步說(shuō)明：

圖1是本發(fā)明一種位置信號(hào)快速解碼方法的步驟流程圖；

圖2是本發(fā)明一種位置信號(hào)快速解碼方法中校正計(jì)算的步驟流程圖；

圖3是本發(fā)明一種位置信號(hào)快速解碼系統(tǒng)的模塊方框圖,；

圖4是本發(fā)明實(shí)施例的應(yīng)用原理圖；

圖5是本發(fā)明實(shí)施例的第一種硬件連接原理圖；

圖6是本發(fā)明實(shí)施例的第二種硬件連接原理圖；

圖7是現(xiàn)有技術(shù)之中單顆處理器芯片處理的示意圖；

圖8是現(xiàn)有技術(shù)之中兩顆處理器芯片處理的示意圖。

具體實(shí)施方式

參考圖1，本發(fā)明一種位置信號(hào)快速解碼方法，包括以下步驟：

選擇用來(lái)測(cè)量的兩路脈沖信號(hào)，并將該兩路脈沖信號(hào)進(jìn)行硬件緩沖之后，接入到異或門(mén)電路中進(jìn)行電壓調(diào)節(jié)之后結(jié)合得到采樣脈沖信號(hào)，并將其接入主控芯片中；

主控芯片對(duì)采樣脈沖信號(hào)的脈沖邊沿進(jìn)行捕獲，并校正計(jì)算采樣脈沖時(shí)間間隔和脈沖數(shù)量；

根據(jù)脈沖數(shù)量和相鄰脈沖時(shí)間間隔，通過(guò)牛頓-拉夫遜方法進(jìn)行迭代計(jì)算，得出脈沖頻率和速度。

進(jìn)一步作為優(yōu)選的實(shí)施方式，所述主控芯片包括但不限于dsp、arm、fpga或cpld，本領(lǐng)域人員可以使用具有捕獲脈沖邊沿信號(hào)功能的芯片或者集成電路作為主控芯片，加入異或門(mén)電路和其他必要的附屬元器件，組成硬件方案，而且異或門(mén)電路的具體結(jié)構(gòu)可根據(jù)實(shí)際情況進(jìn)行調(diào)整。將脈沖信號(hào)進(jìn)行異或操作后得到倍頻的脈沖信號(hào)，得到的倍頻信號(hào)不僅防干擾防錯(cuò)功能而且能將光電頻率提高一倍。

本實(shí)施例中，在運(yùn)動(dòng)控制系統(tǒng)或者測(cè)量系統(tǒng)中，將兩路相位差90°的脈沖信號(hào)或者三角函數(shù)信號(hào)接入到異或門(mén)電路中得到倍頻的脈沖信號(hào)，可以根據(jù)需要改變?cè)撁}沖信號(hào)的電壓幅值，將該倍頻的脈沖信號(hào)接入到具有捕獲脈沖邊沿信號(hào)的芯片或者集成電路中，倍頻后能夠明顯降低低頻時(shí)的芯片數(shù)據(jù)處理量。根據(jù)設(shè)計(jì)的算法，運(yùn)算出高精度寬范圍的脈沖或者三角函數(shù)的產(chǎn)生速度值。

對(duì)比圖7和圖8中的現(xiàn)有技術(shù)通常做法是將同一路的脈沖信號(hào)進(jìn)行捕獲，本發(fā)明使用兩路信號(hào)結(jié)合后的脈沖信號(hào)，利用倍頻后的脈沖時(shí)間間隔更短，能將脈沖邊沿?cái)?shù)量放大一倍，從而降低芯片處理復(fù)雜程度和提高計(jì)時(shí)精度，特別是需要平行處理事件時(shí)能夠大大降低芯片指令數(shù)量，結(jié)合本發(fā)明提出的補(bǔ)償和校正的方法能夠同時(shí)提高脈沖頻率的計(jì)數(shù)精度。通過(guò)理論計(jì)算和試驗(yàn)驗(yàn)證，相對(duì)現(xiàn)有技術(shù)方案，該方案計(jì)算脈沖速度的復(fù)雜度大幅明顯降低，并且準(zhǔn)確度明顯提高。試驗(yàn)應(yīng)用之一采用2000線的光電編碼器，可以快速實(shí)現(xiàn)0.001rpm（rotationperminute）的計(jì)算精度。

參考圖2，進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的主控芯片對(duì)采樣脈沖信號(hào)的脈沖邊沿進(jìn)行捕獲，并校正計(jì)算采樣脈沖時(shí)間間隔和脈沖數(shù)量，這一步驟具體包括：

主控芯片對(duì)采樣脈沖信號(hào)的脈沖邊沿進(jìn)行捕獲并計(jì)數(shù)，得到脈沖數(shù)量δn；

根據(jù)脈沖信號(hào)，計(jì)算得到時(shí)間校正值δtc；

根據(jù)時(shí)間校正值δtc，計(jì)算得到校正后的采樣脈沖時(shí)間間隔δt；

根據(jù)校正后的采樣脈沖時(shí)間間隔，得出校正后的脈沖數(shù)量δn。

進(jìn)一步作為優(yōu)選的實(shí)施方式，所述時(shí)間校正值δtc的計(jì)算方式為：

將當(dāng)前周倩的采樣脈沖信號(hào)與最接近周期信號(hào)的采樣脈沖信號(hào)進(jìn)行對(duì)比，得出時(shí)間校正值δtc。

假如在采樣運(yùn)算周期內(nèi)捕獲不足兩個(gè)脈沖沿，當(dāng)連續(xù)捕獲零個(gè)脈沖邊沿，則需要加入預(yù)先設(shè)計(jì)好的時(shí)間校正值。根據(jù)過(guò)去時(shí)刻的信號(hào)，預(yù)測(cè)推理得到兩個(gè)脈沖之間的校正值，該校正是基于過(guò)往信號(hào)的預(yù)測(cè)，并且是對(duì)編碼器非線性的校正。利用已收到的脈沖與當(dāng)前時(shí)刻的脈沖進(jìn)行比較，它們的差值即作為補(bǔ)償計(jì)算，該補(bǔ)償具有多種方法，但不局限于利用已收到脈沖與當(dāng)前時(shí)刻的脈沖，比如還可以利用已收到脈沖預(yù)測(cè)得到補(bǔ)償值或者選取某些特殊脈沖作為補(bǔ)償值的數(shù)據(jù)來(lái)源。本實(shí)施例中采用最接近周期信號(hào)的采樣脈沖信號(hào)作為補(bǔ)償值來(lái)源。

進(jìn)一步作為優(yōu)選的實(shí)施方式，所述速度的計(jì)算公式為：v=kl*δn/δt；

其中，kl表示電機(jī)計(jì)算系數(shù)。

參考圖4～圖6，本發(fā)明實(shí)施例中，以dsp、arm或者fpga等具有捕獲脈沖邊沿信號(hào)功能的芯片或者集成電路作為主控芯片，加入異或門(mén)器件和其他必要的附屬元器件，組成硬件方案，其具體實(shí)施例如下：

s1.以c2000系列的dsp芯片為例，將硬件處理后得到的信號(hào)輸入到芯片其中一個(gè)的計(jì)數(shù)功能口，啟動(dòng)外設(shè)捕獲脈沖并計(jì)數(shù)，得到的脈沖數(shù)量δn作為速度v的計(jì)算，根據(jù)脈沖數(shù)量δn對(duì)應(yīng)的時(shí)間間隔作為速度v的分母計(jì)算數(shù)字量。那么速度：v=kl*δn/δt，其中kl是電機(jī)計(jì)算的系數(shù)：kl=（編碼器總脈沖n）/（δt的時(shí)間標(biāo)量s）。其脈沖頻率計(jì)算方法是單位脈沖的速度計(jì)算；

s2.利用信號(hào)數(shù)量δn段內(nèi)的脈沖進(jìn)行對(duì)δt進(jìn)行校正計(jì)算，時(shí)間校正值δtc計(jì)算方法包括利用上一周期的信號(hào)數(shù)量和當(dāng)前周期的信號(hào)進(jìn)行計(jì)算補(bǔ)償校正值，其值依賴于選擇的信號(hào)，如果該信號(hào)靠近周期信號(hào)那么其值δtc精度越高，一般情況下是dsp等處理器的計(jì)時(shí)器的時(shí)間運(yùn)算，經(jīng)過(guò)對(duì)比和差化計(jì)算得到δtc。然后通過(guò)δt=δt+δtc，由于分母的誤差對(duì)速度計(jì)算結(jié)果準(zhǔn)確度影響非常明顯，所以經(jīng)過(guò)補(bǔ)償校正后的時(shí)間刻度值能夠大大提高速度計(jì)算準(zhǔn)確度。根據(jù)實(shí)時(shí)處理的情況，與該補(bǔ)償對(duì)應(yīng)地對(duì)δn進(jìn)行校正處理操作；

s3.將原始脈沖信號(hào)直接輸入到芯片的能夠判斷脈沖發(fā)生方向的功能口，該口是為了辨識(shí)速度方向；

s4.將得到的δn和δt數(shù)據(jù)應(yīng)用于牛頓-拉夫遜方法除法運(yùn)算速度，對(duì)牛頓-拉夫遜方法計(jì)算進(jìn)行20次的迭代得到高精度的速度；

s5.根據(jù)需要不斷更新δn和δt數(shù)據(jù)、時(shí)間校正值δtc，同時(shí)反復(fù)進(jìn)行s1~s4步驟，即可以實(shí)時(shí)測(cè)算脈沖頻率和速度。

參考圖3，本發(fā)明一種位置信號(hào)快速解碼系統(tǒng)，包括：

脈沖信號(hào)處理單元，用于選擇用來(lái)測(cè)量的兩路脈沖信號(hào)，并將該兩路脈沖信號(hào)進(jìn)行硬件緩沖之后，接入到異或門(mén)電路中進(jìn)行電壓調(diào)節(jié)之后結(jié)合得到采樣脈沖信號(hào)，并將其接入主控芯片中；

校正計(jì)算單元，用于主控芯片對(duì)采樣脈沖信號(hào)的脈沖邊沿進(jìn)行捕獲，并校正計(jì)算采樣脈沖時(shí)間間隔和脈沖數(shù)量；

迭代計(jì)算單元，用于根據(jù)脈沖數(shù)量和相鄰脈沖時(shí)間間隔，通過(guò)牛頓-拉夫遜方法進(jìn)行迭代計(jì)算，得出脈沖頻率和速度。

進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的校正計(jì)算單元具體包括：

捕獲計(jì)數(shù)單元，用于主控芯片對(duì)采樣脈沖信號(hào)的脈沖邊沿進(jìn)行捕獲并計(jì)數(shù)，得到脈沖數(shù)量δn；

時(shí)間校正單元，用于根據(jù)脈沖信號(hào)，計(jì)算得到時(shí)間校正值δtc；

時(shí)間間隔計(jì)算單元，用于根據(jù)時(shí)間校正值δtc，計(jì)算得到校正后的采樣脈沖時(shí)間間隔δt；

計(jì)數(shù)校正單元，用于根據(jù)校正后的采樣脈沖時(shí)間間隔，得出校正后的脈沖數(shù)量δn。

進(jìn)一步作為優(yōu)選的實(shí)施方式，所述時(shí)間校正值δtc的計(jì)算方式為：

將當(dāng)前周倩的采樣脈沖信號(hào)與最接近周期信號(hào)的采樣脈沖信號(hào)進(jìn)行對(duì)比，得出時(shí)間校正值δtc。

作為所述的一種位置信號(hào)快速解碼系統(tǒng)的進(jìn)一步改進(jìn)，所述速度的計(jì)算公式為：v=kl*δn/δt；

其中，kl表示電機(jī)計(jì)算系數(shù)。

從上述內(nèi)容可知，本發(fā)明的突出優(yōu)點(diǎn)是：硬件成本低，實(shí)現(xiàn)脈沖計(jì)算的速度/頻率計(jì)算快捷。其根本原因在于代替解決了軟件上需要的復(fù)雜處理，在保證信號(hào)完整性的同時(shí)對(duì)信號(hào)實(shí)現(xiàn)快速處理。這也意味著，本發(fā)明的計(jì)算簡(jiǎn)單，該特征非常適用于低成本方案和對(duì)計(jì)算量有要求的應(yīng)用場(chǎng)合（例如應(yīng)用于電動(dòng)機(jī)驅(qū)動(dòng)器）。

總之，本發(fā)明利用硬件異或門(mén)電路代替軟件倍頻，大大減少軟件計(jì)算并降低了成本，高響應(yīng)速度的異或電路能夠提高計(jì)算的實(shí)時(shí)性，明顯減小主控芯片cpu的計(jì)算負(fù)荷的同時(shí)降低對(duì)輔助芯片的成本要求，利用補(bǔ)償校正大大提高速度或者脈沖頻率計(jì)算的準(zhǔn)確度。

以上是對(duì)本發(fā)明的較佳實(shí)施進(jìn)行了具體說(shuō)明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可做作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。