一種衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)及方法
【專利摘要】本發(fā)明公開了一種衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)及方法，其包括控制主機(jī)、接口模塊、載波生成模塊、副載波生成模塊、碼生成模塊、電文移動(dòng)控制模塊、擴(kuò)頻調(diào)制模塊、ALTBOC調(diào)制模塊以及混頻模塊。此系統(tǒng)在模擬ALTBOC信號(hào)時(shí)不受濾波器帶寬限制，并且對(duì)硬件生成時(shí)的采樣率和工作時(shí)鐘要求不高，實(shí)現(xiàn)時(shí)不受器件資源的限制，頻譜利用率提高，應(yīng)用更廣泛。
【專利說明】一種衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及衛(wèi)星通信【技術(shù)領(lǐng)域】，尤其涉及一種衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)及方法。
【背景技術(shù)】
[0002]GNSS衛(wèi)星信號(hào)模擬對(duì)于GNSS系統(tǒng)及用戶接收機(jī)的研究和設(shè)計(jì)起著非常重要的作用。它可以產(chǎn)生多種條件下的信號(hào)，為GNSS系統(tǒng)級(jí)仿真試驗(yàn)和接收機(jī)的測(cè)試提供一種高效的工具。
[0003]隨著新一代導(dǎo)航系統(tǒng)-歐洲伽利略衛(wèi)星導(dǎo)航系統(tǒng)的建設(shè)和美國GPS現(xiàn)代化研究的進(jìn)展，新型的衛(wèi)星導(dǎo)航信號(hào)結(jié)構(gòu)成為關(guān)注的熱點(diǎn)。尤其是新型的調(diào)制方式一 BOC調(diào)制(Binary Offset Carrier)有利于降低信號(hào)間的互相干擾,改善定位性能,成為新的GPS-M碼和伽利略導(dǎo)航系統(tǒng)的主要選擇。而在伽利略頻段中，E5頻段是一個(gè)重要的信號(hào)頻段，涵蓋了開放服務(wù)，商業(yè)服務(wù)和生命安全服務(wù)等多項(xiàng)導(dǎo)航服務(wù)的數(shù)據(jù)。
[0004]伽利略E5信號(hào)采用ALTBOC調(diào)制方式，具有一般BOC信號(hào)的所有優(yōu)點(diǎn)，如頻譜分離、抗干擾能力強(qiáng)、測(cè)距精度高，同時(shí)又不像BOC信號(hào)一樣兩個(gè)主瓣傳輸相同的信息，可令一個(gè)主瓣邊帶傳輸一路信號(hào)，對(duì)頻譜利用率更高，因此ALTBOC信號(hào)的模擬對(duì)于新的導(dǎo)航信號(hào)結(jié)構(gòu)的研究和新一代接收機(jī)的研制具有極其重要的意義。
[0005]但由于帶寬過寬，在ALTBOC信號(hào)的模擬時(shí)受濾波器帶寬限制較大，并且對(duì)硬件生成時(shí)的采樣率和工作時(shí)鐘提出了很高的要求，實(shí)現(xiàn)時(shí)受器件資源限制比較大。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)及方法，以解決現(xiàn)有技術(shù)中由于器件資源受限從而無法實(shí)現(xiàn)模擬帶寬過寬的伽利略E5信號(hào)ALTBOC的技術(shù)問題。
[0007]為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0008]一種衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)，其包括控制主機(jī)、接口模塊、載波生成模塊、副載波生成模塊、碼生成模塊、電文移動(dòng)控制模塊、擴(kuò)頻調(diào)制模塊、ALTBOC調(diào)制模塊以及混頻模塊，其中:所述控制主機(jī)通過所述接口模塊與所述載波生成模塊、副載波生成模塊、碼生成模塊、以及電文移動(dòng)控制模塊的輸入端均電連接；所述電文移動(dòng)控制模塊與碼生成模塊的輸出端并接于所述擴(kuò)頻調(diào)制模塊的輸入端，所述擴(kuò)頻調(diào)制模塊的輸出端與副載波生成模塊的輸出端并接于所述ALTBOC調(diào)制模塊的輸入端，所述ALTBOC調(diào)制模塊的輸出端與載波生成模塊的輸出端并接于混頻模塊的輸入端；所述控制主機(jī)，用于發(fā)出仿真信號(hào)和電文，以及控制整個(gè)仿真系統(tǒng)的工作流程；所述載波生成模塊，用于接收和處理所述接口模塊傳輸?shù)姆抡嫘盘?hào)，得到載波的正余弦值和幅度值；所述副載波生成模塊，用于接收和處理所述接口模塊傳輸?shù)姆抡嫘盘?hào)，得到副載波的幅度值；所述碼生成模塊，用于接收和處理所述接口模塊傳輸?shù)姆抡嫘盘?hào)，得到碼片值和碼周期進(jìn)位信號(hào)；所述電文移動(dòng)控制模塊，用于同時(shí)接收所述接口模塊傳輸?shù)碾娢膬?nèi)容和所述碼生成模塊輸出的所述碼周期進(jìn)位信號(hào)，并用所述碼周期進(jìn)位信號(hào)控制所述電文的移位；所述擴(kuò)頻調(diào)制模塊，用于同時(shí)接收所述碼生成模塊輸出的碼片值和所述電文移動(dòng)控制模塊輸出的電文，并對(duì)所述碼片值和所述電文進(jìn)行BPSK調(diào)制，最后輸出擴(kuò)頻后的數(shù)據(jù)；所述ALTBOC調(diào)制模塊，用于同時(shí)接收和處理所述擴(kuò)頻調(diào)制模塊輸出的擴(kuò)頻數(shù)據(jù)和所述副載波生成模塊輸出的幅載波的幅度值，并輸出擴(kuò)頻后的量化值；所述混頻模塊，用于同時(shí)接收和處理所述ALTBOC調(diào)制模塊輸出的擴(kuò)頻后的量化值和所述載波生成模塊輸出的正余弦值，得到基帶數(shù)據(jù)并輸出。
[0009]相應(yīng)地，本發(fā)明還提供了一種衛(wèi)星導(dǎo)航基帶信號(hào)生成方法，其包括如下步驟:步驟SlO:控制主機(jī)通過接口模塊輸出仿真信號(hào)和電文，同時(shí)控制整個(gè)仿真系統(tǒng)的工作流程；步驟S20:載波生成模塊接收和處理所述接口模塊傳輸?shù)姆抡嫘盘?hào)，得到載波的正余弦值和幅度值；步驟S30:副載波生成模塊接收和處理所述接口模塊傳輸?shù)姆抡嫘盘?hào)，得到副載波的幅度值；步驟S40:碼生成模塊接收和處理所述接口模塊傳輸?shù)姆抡嫘盘?hào)，得到碼片值和碼周期進(jìn)位信號(hào)；步驟S50:電文移動(dòng)控制模塊同時(shí)接收所述接口模塊傳輸?shù)碾娢膬?nèi)容和所述碼生成模塊輸出的碼周期進(jìn)位信號(hào)，采用所述碼周期進(jìn)位信號(hào)控制所述電文的移位；步驟S60:擴(kuò)頻調(diào)制模塊同時(shí)接收所述碼生成模塊輸出的碼片值和所述電文移動(dòng)控制模塊輸出的電文，并對(duì)所述碼片值和所述電文進(jìn)行BPSK調(diào)制，最后輸出擴(kuò)頻后的數(shù)據(jù)；步驟S70 =ALTBOC調(diào)制模塊同時(shí)接收和處理所述擴(kuò)頻調(diào)制模塊輸出的擴(kuò)頻數(shù)據(jù)和所述副載波生成模塊輸出的幅載波的幅度值，并輸出擴(kuò)頻后的量化值；步驟S80:混頻模塊同時(shí)接收和處理所述ALTBOC調(diào)制模塊輸出的擴(kuò)頻后的量化值和所述載波生成模塊輸出的正余弦值，得到基帶數(shù)據(jù)并輸出。
[0010]與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的優(yōu)點(diǎn)在于:此系統(tǒng)在模擬ALTBOC信號(hào)時(shí)不受濾波器帶寬限制，并且對(duì)硬件生成時(shí)的采樣率和工作時(shí)鐘要求不高，實(shí)現(xiàn)時(shí)不受器件資源的限制，頻譜利用率提高，應(yīng)用更廣泛。
【專利附圖】

【附圖說明】
[0011]圖1為本發(fā)明實(shí)施例提供的衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)的結(jié)構(gòu)示意圖；
[0012]圖2為本發(fā)明實(shí)施例提供的衛(wèi)星導(dǎo)航基帶信號(hào)生成方法的流程圖；
[0013]圖3為本發(fā)明實(shí)施例提供的衛(wèi)星導(dǎo)航基帶信號(hào)生成方法的步驟70中的ALTBOC相位查找表舉例示意圖。
【具體實(shí)施方式】
[0014]下面通過具體的實(shí)施例子并結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的詳細(xì)描述。
[0015]參見圖1，本發(fā)明實(shí)施例提供了 一種衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)，其包括控制主機(jī)
1、接口模塊2、載波生成模塊3、副載波生成模塊4、碼生成模塊5、電文移動(dòng)控制模塊6、擴(kuò)頻調(diào)制模塊7、ALTBOC調(diào)制模塊8以及混頻模塊9，其中:控制主機(jī)I通過接口模塊2與載波生成模塊3、副載波生成模塊4、碼生成模塊5、以及電文移動(dòng)控制模塊6的輸入端均電連接；電文移動(dòng)控制模塊6與碼生成模塊5的輸出端并接于擴(kuò)頻調(diào)制模塊7的輸入端，擴(kuò)頻調(diào)制模塊7的輸出端與副載波生成模塊4的輸出端并接于ALTBOC調(diào)制模塊8的輸入端，ALTBOC調(diào)制模塊8的輸出端與載波生成模塊3的輸出端并接于混頻模塊9的輸入端。
[0016]需要說明的是:在本發(fā)明實(shí)施例中，控制主機(jī)1，用于發(fā)出仿真信號(hào)和電文，以及控制整個(gè)仿真系統(tǒng)的工作流程；載波生成模塊3，用于接收和處理接口模塊2傳輸?shù)姆抡嫘盘?hào)，得到載波的正余弦值和幅度值；載波生成模塊3，用于接收和處理接口模塊2傳輸?shù)姆抡嫘盘?hào)，得到載波的正余弦值和幅度值；碼生成模塊5，用于接收和處理接口模塊2傳輸?shù)姆抡嫘盘?hào)，得到碼片值和碼周期進(jìn)位信號(hào)；電文移動(dòng)控制模塊6，用于同時(shí)接收接口模塊2傳輸?shù)碾娢膬?nèi)容和碼生成模塊5輸出的碼周期進(jìn)位信號(hào)，并用碼周期進(jìn)位信號(hào)控制電文的移位；擴(kuò)頻調(diào)制模塊7，用于同時(shí)接收碼生成模塊5輸出的碼片值和電文移動(dòng)控制模塊6輸出的電文，并對(duì)碼片值和電文進(jìn)行BPSK調(diào)制，最后輸出擴(kuò)頻后的數(shù)據(jù)；ALTBOC調(diào)制模塊8，用于同時(shí)接收和處理擴(kuò)頻調(diào)制模塊7輸出的擴(kuò)頻數(shù)據(jù)和副載波生成模塊4輸出的幅載波的幅度值，并輸出擴(kuò)頻后的量化值；混頻模塊9，用于同時(shí)接收和處理ALTBOC調(diào)制模塊8輸出的擴(kuò)頻后的量化值和載波生成模塊3輸出的正余弦值，得到基帶數(shù)據(jù)并輸出。
[0017]本發(fā)明的衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)，其包括控制主機(jī)1、接口模塊2、載波生成模塊3、副載波生成模塊4、碼生成模塊5、電文移動(dòng)控制模塊6、擴(kuò)頻調(diào)制模塊7、ALTBOC調(diào)制模塊8以及混頻模塊9，此系統(tǒng)在ALTBOC信號(hào)的模擬不受濾波器帶寬限制，并且對(duì)硬件生成時(shí)的采樣率和工作時(shí)鐘要求不高，實(shí)現(xiàn)時(shí)不受器件資源的限制。
[0018]本發(fā)明實(shí)施例在硬件FPGA中用載波NCO模擬高動(dòng)態(tài)載波多普勒，用碼NCO實(shí)現(xiàn)高精度的偽碼相位控制，為便于對(duì)本發(fā)明實(shí)施例的理解，下面結(jié)合圖1及具體實(shí)施例做進(jìn)一步的解釋說明伽利略E5ALTB0C基帶信號(hào)生成系統(tǒng)。
[0019]較佳地，控制主機(jī)I包括數(shù)學(xué)仿真軟件和控制軟件，其中:數(shù)學(xué)仿真軟件可以仿真空間環(huán)境參數(shù)、相對(duì)論效應(yīng)對(duì)用戶觀測(cè)量的影響，以及載體旋轉(zhuǎn)帶來的信號(hào)多普勒、載波相位和信號(hào)功率強(qiáng)度的變化；控制軟件，用于控制仿真系統(tǒng)的整個(gè)仿真系統(tǒng)的工作流程。
[0020]較佳地，采用載波NCO模擬高動(dòng)態(tài)載波多普勒，采用碼NCO實(shí)現(xiàn)高精度的偽碼相位控制，其中:載波生成模塊3接收接口模塊2傳輸?shù)男盘?hào)包括偽距、偽距速度、偽距加速度、偽距加加速度；副載波生成模塊4接收接口模塊2傳輸?shù)男盘?hào)包括偽距、偽距速度、偽距加速度、偽距加加速度；碼生成模塊5接收接口模塊2傳輸?shù)男盘?hào)包括偽距、偽距速度、偽距加速度、偽距加加速度。
[0021]基于同一發(fā)明構(gòu)思，本發(fā)明還提供了一種衛(wèi)星導(dǎo)航基帶信號(hào)生成方法，由于此方法解決問題的原理與前述一種衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)功能相似，因此該方法的實(shí)施可以通過前述系統(tǒng)功能模塊實(shí)現(xiàn)，重復(fù)之處不再贅述。
[0022]參見圖2，本發(fā)明提供的一種衛(wèi)星導(dǎo)航基帶信號(hào)生成方法，包括如下步驟:
[0023]步驟SlO:控制主機(jī)I通過接口模塊2輸出仿真信號(hào)和電文，同時(shí)控制整個(gè)仿真系統(tǒng)的工作流程；
[0024]步驟S20:載波生成模塊3接收和處理接口模塊2傳輸?shù)姆抡嫘盘?hào)，得到載波的正余弦值和幅度值；
[0025]較佳地，步驟S20包括步驟S21、步驟S22和步驟S23，其中:步驟S21:在載波生成模塊3FPGA的ROM中存儲(chǔ)正余弦查找表；步驟S22:接口模塊2傳輸?shù)姆抡嫘盘?hào)包括偽距、偽距速度、偽距加速度、偽距加加速度，根據(jù)仿真信號(hào)算出載波NCO的累加字和初始相位；步驟S23:根據(jù)累加字和初始相位每個(gè)時(shí)鐘周期對(duì)載波NCO進(jìn)行累加，根據(jù)載波NCO的累加結(jié)果得到正余弦查找表的索引地址，根據(jù)索引值得到載波的幅度值。
[0026]步驟S30:副載波生成模塊4接收和處理接口模塊2傳輸?shù)姆抡嫘盘?hào)，得到副載波的幅度值；
[0027]較佳地，步驟S30包括步驟S31、步驟S32和步驟S33，其中:步驟S31:在副載波生成模塊4FPGA的ROM中存儲(chǔ)副載波查找表；步驟S32:接口模塊2傳輸?shù)姆抡嫘盘?hào)包括偽距、偽距速度、偽距加速度、偽距加加速度，根據(jù)仿真信號(hào)算出副載波NCO的累加字和初始相位；步驟S33:根據(jù)累加字和初始相位每個(gè)時(shí)鐘周期對(duì)副載波NCO進(jìn)行累加，根據(jù)副載波NCO的累加結(jié)果得到副載波查找表的索引地址，根據(jù)索引值得到副載波的幅度值。
[0028]步驟S40:碼生成模塊5接收和處理接口模塊2傳輸?shù)姆抡嫘盘?hào)，得到碼片值和碼周期進(jìn)位信號(hào)；
[0029]較佳地，步驟S40包括步驟S41、步驟S42和步驟S43，其中:步驟S41:根據(jù)伽利略I⑶文件的對(duì)碼生成的描述，生成E5A_1、E5A_Q、E5B_1、E5B_Q共四路主碼，將這四路主碼存儲(chǔ)在硬件FPGA的ROM中；步驟S42:根據(jù)接口模塊2送過來的偽距、偽距速度、偽距加速度、偽距加加速度算出碼NCO的累加字和初始相位；步驟S43:根據(jù)累加字和初始相位每個(gè)時(shí)鐘對(duì)碼NCO進(jìn)行累加，根據(jù)累加結(jié)果得到碼表的索引地址，根據(jù)索引值得到四路主碼值，根據(jù)主碼片周期進(jìn)位信號(hào)推動(dòng)移位寄存器移位的方式得到次碼；步驟S44:主碼和次碼異或的結(jié)果生成碼片值，最后碼生成模塊5輸出E5A_1、E5A_Q、E5B_1、E5B_Q共四路碼，并同時(shí)給電文移動(dòng)控制模塊6輸出碼周期進(jìn)位信號(hào)。
[0030]步驟S50:電文移動(dòng)控制模塊6同時(shí)接收接口模塊2傳輸?shù)碾娢膬?nèi)容和碼生成模塊5輸出的碼周期進(jìn)位信號(hào)，采用碼周期進(jìn)位信號(hào)控制電文的移位；
[0031]較佳地，步驟S50包括步驟S51和步驟S52，其中:步驟S51:根據(jù)伽利略I⑶文件中對(duì)電文生成的定義生成電文內(nèi)容；步驟S52:根據(jù)碼生成模塊5的碼周期進(jìn)位信號(hào)控制電文的移位，并輸出E5A和E5B的數(shù)據(jù)通道共二路電文。
[0032]步驟S60:擴(kuò)頻調(diào)制模塊7同時(shí)接收碼生成模塊5輸出的碼片值和電文移動(dòng)控制模塊6輸出的電文，并對(duì)碼片值和電文進(jìn)行BPSK調(diào)制，最后輸出擴(kuò)頻后的數(shù)據(jù)；
[0033]步驟S70 =ALTBOC調(diào)制模塊8同時(shí)接收和處理擴(kuò)頻調(diào)制模塊7輸出的擴(kuò)頻數(shù)據(jù)和副載波生成模塊4輸出的幅載波的幅度值，并輸出擴(kuò)頻后的量化值；
[0034]較佳地，步驟S70包括步驟S71和步驟S72，其中:步驟S71:參見圖3，制作ALTBOC相位查找表，并存儲(chǔ)于ALTBOC調(diào)制模塊8FPGA的ROM中；步驟S72:以E5A_1、E5A_Q、E5B_
1、E5B_Q共四路碼的結(jié)果及幅載波的幅度值作為查找表的索引地址，獲得一個(gè)幅載波周期內(nèi)對(duì)應(yīng)的8個(gè)采樣點(diǎn)所對(duì)應(yīng)處的象限，根據(jù)象限值按16BIT量化，得到擴(kuò)頻后I路和Q路的量化值。
[0035]步驟S80:混頻模塊9同時(shí)接收和處理ALTBOC調(diào)制模塊8輸出的擴(kuò)頻后的量化值和載波生成模塊3輸出的正余弦值，得到基帶數(shù)據(jù)并輸出。
[0036]較佳地，步驟S80包括步驟S81:正余弦值和擴(kuò)頻后I路和Q路的量化值進(jìn)行復(fù)數(shù)乘法操作，得出I路和Q路的基帶數(shù)據(jù)并輸出。
[0037]需要說明的是，伽利略E5信號(hào)采用ALTBOC調(diào)制，就基本概念而言，ALTBOC調(diào)制與BOC調(diào)制非常相似。其最大的不同在于AltBOC調(diào)制信號(hào)的頻譜上下主瓣攜帶了不同的信息。當(dāng)載波上的數(shù)據(jù)再以同相(I路)、正交(Q路)兩支路組合時(shí)，使用ALTBOC調(diào)制可以在同一載波上將四種不同的擴(kuò)頻碼信號(hào)進(jìn)行復(fù)合。由現(xiàn)有的伽利略ICD文件可以看出，在實(shí)現(xiàn)方式上，它引入乘積項(xiàng)，并把副載波調(diào)整為四值形式，將非恒包絡(luò)的信號(hào)轉(zhuǎn)為類似8-PSK的恒包絡(luò)信號(hào)。
[0038]本發(fā)明的一種衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)及方法，其包括控制主機(jī)1、接口模塊
2、載波生成模塊3、副載波生成模塊4、碼生成模塊5、電文移動(dòng)控制模塊6、擴(kuò)頻調(diào)制模塊7、ALTBOC調(diào)制模塊8以及混頻模塊9，此系統(tǒng)在模擬ALTBOC信號(hào)時(shí)不受濾波器帶寬限制，并且對(duì)硬件生成時(shí)的采樣率和工作時(shí)鐘要求不高，實(shí)現(xiàn)時(shí)不受器件資源的限制，頻譜利用率提高，應(yīng)用更廣泛。
[0039]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)，其特征在于，包括控制主機(jī)(I)、接口模塊(2)、載波生成模塊(3)、副載波生成模塊(4)、碼生成模塊(5)、電文移動(dòng)控制模塊(6)、擴(kuò)頻調(diào)制模塊(7)、ALTBOC調(diào)制模塊(8)以及混頻模塊(9)，其中: 所述控制主機(jī)(I)通過所述接口模塊(2)與所述載波生成模塊(3)、副載波生成模塊(4)、碼生成模塊(5)、以及電文移動(dòng)控制模塊(6)的輸入端均電連接；所述電文移動(dòng)控制模塊(6)與碼生成模塊(5)的輸出端并接于所述擴(kuò)頻調(diào)制模塊(7)的輸入端，所述擴(kuò)頻調(diào)制模塊(7)的輸出端與副載波生成模塊(4)的輸出端并接于所述ALTBOC調(diào)制模塊(8)的輸入端，所述ALTBOC調(diào)制模塊(8)的輸出端與載波生成模塊(3)的輸出端并接于混頻模塊(9)的輸入端； 所述控制主機(jī)(1)，用于發(fā)出仿真信號(hào)和電文，以及控制整個(gè)仿真系統(tǒng)的工作流程； 所述載波生成模塊(3)，用于接收和處理所述接口模塊(2)傳輸?shù)姆抡嫘盘?hào)，得到載波的正余弦值和幅度值； 所述副載波生成模塊(4)，用于接收和處理所述接口模塊(2)傳輸?shù)姆抡嫘盘?hào)，得到副載波的幅度值； 所述碼生成模塊(5)，用于接收和處理所述接口模塊(2)傳輸?shù)姆抡嫘盘?hào)，得到碼片值和碼周期進(jìn)位信號(hào)； 所述電文移動(dòng)控制模塊 (6)，用于同時(shí)接收所述接口模塊(2)傳輸?shù)碾娢膬?nèi)容和所述碼生成模塊(5)輸出的所述碼周期進(jìn)位信號(hào)，并用所述碼周期進(jìn)位信號(hào)控制所述電文的移位； 所述擴(kuò)頻調(diào)制模塊(7)，用于同時(shí)接收所述碼生成模塊(5)輸出的碼片值和所述電文移動(dòng)控制模塊(6)輸出的電文，并對(duì)所述碼片值和所述電文進(jìn)行BPSK調(diào)制，最后輸出擴(kuò)頻后的數(shù)據(jù)； 所述ALTBOC調(diào)制模塊(8)，用于同時(shí)接收和處理所述擴(kuò)頻調(diào)制模塊(7)輸出的擴(kuò)頻數(shù)據(jù)和所述副載波生成模塊(4)輸出的幅載波的幅度值，并輸出擴(kuò)頻后的量化值； 所述混頻模塊(9)，用于同時(shí)接收和處理所述ALTBOC調(diào)制模塊(8)輸出的擴(kuò)頻后的量化值和所述載波生成模塊(3)輸出的正余弦值，得到基帶數(shù)據(jù)并輸出。
2.如權(quán)利要求1所述的衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)，其特征在于，所述控制主機(jī)(I)包括數(shù)學(xué)仿真軟件和控制軟件，其中: 所述數(shù)學(xué)仿真軟件可以仿真空間環(huán)境參數(shù)、相對(duì)論效應(yīng)對(duì)用戶觀測(cè)量的影響，以及載體旋轉(zhuǎn)帶來的信號(hào)多普勒、載波相位和信號(hào)功率強(qiáng)度的變化； 所述控制軟件，用于控制仿真系統(tǒng)的整個(gè)仿真系統(tǒng)的工作流程。
3.如權(quán)利要求2所述的衛(wèi)星導(dǎo)航基帶信號(hào)生成系統(tǒng)，其特征在于，采用載波NCO模擬高動(dòng)態(tài)載波多普勒，采用碼NCO實(shí)現(xiàn)高精度的偽碼相位控制，其中: 所述載波生成模塊(3)接收所述接口模塊(2)傳輸?shù)男盘?hào)包括偽距、偽距速度、偽距加速度、偽距加加速度； 所述副載波生成模塊(4)接收所述接口模塊(2)傳輸?shù)男盘?hào)包括偽距、偽距速度、偽距加速度、偽距加加速度； 所述碼生成模塊(5)接收所述接口模塊(2)傳輸?shù)男盘?hào)包括偽距、偽距速度、偽距加速度、偽距加加速度。
4.一種衛(wèi)星導(dǎo)航基帶信號(hào)生成方法，其特征在于，包括如下步驟: 步驟SlO:控制主機(jī)(I)通過接口模塊(2)輸出仿真信號(hào)和電文，同時(shí)控制整個(gè)仿真系統(tǒng)的工作流程； 步驟S20:載波生成模塊(3)接收和處理所述接口模塊(2)傳輸?shù)姆抡嫘盘?hào)，得到載波的正余弦值和幅度值； 步驟S30:副載波生成模塊(4)接收和處理所述接口模塊(2)傳輸?shù)姆抡嫘盘?hào)，得到副載波的幅度值； 步驟S40:碼生成模塊(5)接收和處理所述接口模塊(2)傳輸?shù)姆抡嫘盘?hào)，得到碼片值和碼周期進(jìn)位信號(hào)； 步驟S50:電文移動(dòng)控制模塊(6)同時(shí)接收所述接口模塊(2)傳輸?shù)碾娢膬?nèi)容和所述碼生成模塊(5)輸出的碼周期進(jìn)位信號(hào)，采用所述碼周期進(jìn)位信號(hào)控制所述電文的移位；步驟S60:擴(kuò)頻調(diào)制模塊(7)同時(shí)接收所述碼生成模塊(5)輸出的碼片值和所述電文移動(dòng)控制模塊(6)輸出的電文，并對(duì)所述碼片值和所述電文進(jìn)行BPSK調(diào)制，最后輸出擴(kuò)頻后的數(shù)據(jù)； 步驟S70 =ALTBOC調(diào)制模塊(8)同時(shí)接收和處理所述擴(kuò)頻調(diào)制模塊(7)輸出的擴(kuò)頻數(shù)據(jù)和所述副載波生成模塊(4)輸出的幅載波的幅度值，并輸出擴(kuò)頻后的量化值； 步驟S80:混頻模塊(9)同時(shí)接收和處理所述ALTBOC調(diào)制模塊(8)輸出的擴(kuò)頻后的量化值和所述載波生 成模塊(3)輸出的正余弦值，得到基帶數(shù)據(jù)并輸出。
5.如權(quán)利要求4所述的衛(wèi)星導(dǎo)航基帶信號(hào)生成方法，其特征在于，所述步驟S20包括步驟S21、步驟S22和步驟S23，其中: 所述步驟S21:在所述載波生成模塊(3) FPGA的ROM中存儲(chǔ)正余弦查找表； 所述步驟S22:所述接口模塊(2)傳輸?shù)姆抡嫘盘?hào)包括偽距、偽距速度、偽距加速度、偽距加加速度，根據(jù)所述仿真信號(hào)算出載波NCO的累加字和初始相位； 所述步驟S23:根據(jù)累加字和初始相位每個(gè)時(shí)鐘周期對(duì)所述載波NCO進(jìn)行累加，根據(jù)所述載波NCO的累加結(jié)果得到正余弦查找表的索引地址，根據(jù)索引值得到載波的幅度值。
6.如權(quán)利要求5所述的衛(wèi)星導(dǎo)航基帶信號(hào)生成方法，其特征在于，所述步驟S30包括步驟S31、步驟S32和步驟S33，其中: 所述步驟S31:在所述副載波生成模塊(4) FPGA的ROM中存儲(chǔ)副載波查找表； 所述步驟S32:所述接口模塊(2)傳輸?shù)姆抡嫘盘?hào)包括偽距、偽距速度、偽距加速度、偽距加加速度，根據(jù)所述仿真信號(hào)算出副載波NCO的累加字和初始相位； 所述步驟S33:根據(jù)累加字和初始相位每個(gè)時(shí)鐘周期對(duì)所述副載波NCO進(jìn)行累加，根據(jù)所述副載波NCO的累加結(jié)果得到所述副載波查找表的索引地址，根據(jù)索引值得到副載波的幅度值。
7.如權(quán)利要求4所述的衛(wèi)星導(dǎo)航基帶信號(hào)生成方法，其特征在于，所述步驟S40包括步驟S41、步驟S42和步驟S43，其中: 所述步驟S41:根據(jù)伽利略ICD文件的對(duì)碼生成的描述，生成E5A_1、E5A_Q、E5B_1、E5B_Q共四路主碼，將這四路主碼存儲(chǔ)在硬件FPGA的ROM中； 所述步驟S42:根據(jù)所述接口模塊(2)送過來的偽距、偽距速度、偽距加速度、偽距加加速度算出碼NCO的累加字和初始相位；所述步驟S43:根據(jù)累加字和初始相位每個(gè)時(shí)鐘對(duì)所述碼NCO進(jìn)行累加，根據(jù)累加結(jié)果得到碼表的索引地址，根據(jù)索引值得到四路主碼值，根據(jù)主碼片周期進(jìn)位信號(hào)推動(dòng)移位寄存器移位的方式得到次碼； 所述步驟S44:所述主碼和次碼異或的結(jié)果生成碼片值，最后所述碼生成模塊(5)輸出E5A_1、E5A_Q、E5B_1、E5B_Q共四路碼，并同時(shí)給所述電文移動(dòng)控制模塊(6)輸出碼周期進(jìn)位信號(hào)。
8.如權(quán)利要求7所述的衛(wèi)星導(dǎo)航基帶信號(hào)生成方法，其特征在于，所述步驟S50包括步驟S51和步驟S52，其中: 所述步驟S51:根據(jù)伽利略ICD文件中對(duì)電文生成的定義生成電文內(nèi)容； 所述步驟S52:根據(jù)所述碼生成模塊(5)的碼周期進(jìn)位信號(hào)控制電文的移位，并輸出E5A和E5B的數(shù)據(jù)通道共二路電文。
9.如權(quán)利要求8所述的衛(wèi)星導(dǎo)航基帶信號(hào)生成方法，其特征在于，所述步驟S70包括步驟S71和步驟S72，其中: 所述步驟S71:制作ALTBOC相位查找表，并存儲(chǔ)于所述ALTBOC調(diào)制模塊(8) FPGA的ROM 中； 所述步驟S72:以E5A_1、E5A_Q、E5B_1、E5B_Q共四路碼的結(jié)果及幅載波的幅度值作為查找表的索引地址，獲得一個(gè)幅載波周期內(nèi)對(duì)應(yīng)的8個(gè)采樣點(diǎn)所對(duì)應(yīng)處的象限，根據(jù)象限值按16BIT量化，得到擴(kuò)頻后I路和Q路的量化值。
10.如權(quán)利要求9所述的衛(wèi)星導(dǎo)航基帶信號(hào)生成方法，其特征在于，所述步驟S80包括步驟S81: 所述步驟S81:所述正余弦值和所述擴(kuò)頻后I路和Q路的量化值進(jìn)行復(fù)數(shù)乘法操作，得出I路和Q路的基帶數(shù)據(jù)并輸出。
【文檔編號(hào)】G01S19/23GK103792552SQ201410088230
【公開日】2014年5月14日 申請(qǐng)日期:2014年3月11日 優(yōu)先權(quán)日:2014年3月11日
【發(fā)明者】鄭瑞峰, 車進(jìn), 許仁義 申請(qǐng)人:北京華力創(chuàng)通科技股份有限公司