一種電能監(jiān)測(cè)dsp控制系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種電能監(jiān)測(cè)DSP控制系統(tǒng)，該系統(tǒng)包括硬件接口與底層驅(qū)動(dòng)、DSP控制架構(gòu)、實(shí)時(shí)測(cè)量設(shè)計(jì)、數(shù)據(jù)通訊和系統(tǒng)糾錯(cuò)處理，所述DSP軟件架構(gòu)包括初始化模塊(在main()函數(shù)中進(jìn)行初始化，即DSP/BIOS內(nèi)核啟動(dòng)之前完成初始化)、AD采樣模塊、雙口RAM模塊、實(shí)時(shí)監(jiān)測(cè)模塊、閃變測(cè)量模塊、驟升驟降中斷監(jiān)測(cè)模塊、暫態(tài)捕捉模塊、高速記錄模塊和波形記錄模塊。本系統(tǒng)主要從可靠性、實(shí)時(shí)性和前沿等方面，解決多路數(shù)據(jù)采集與跟蹤，為DSP提供實(shí)時(shí)的測(cè)量數(shù)據(jù)；GPS校時(shí)模塊實(shí)現(xiàn)自動(dòng)化系統(tǒng)時(shí)間統(tǒng)一的基本要求，本系統(tǒng)還包括DSP與CPU之間數(shù)據(jù)交互的傳輸媒介，解決了數(shù)據(jù)交互沖突等問題。
【專利說明】—種電能監(jiān)測(cè)DSP控制系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明設(shè)計(jì)電力智能控制領(lǐng)域，具體涉及一種電能監(jiān)測(cè)DSP控制系統(tǒng)。
技術(shù)背景
[0002]隨著國內(nèi)電力系統(tǒng)快速發(fā)展，對(duì)電能質(zhì)量的要求不斷提高，而國內(nèi)相關(guān)測(cè)量技術(shù) 產(chǎn)品應(yīng)用不廣泛，所以，吸引了一些科研單位的技術(shù)研究。電能質(zhì)量分析儀是一種對(duì)電網(wǎng)或 者設(shè)備供電質(zhì)量及消耗電能量進(jìn)行監(jiān)測(cè)和分析的專用儀表，通過專業(yè)的分析軟件可以幫助 用戶定位、預(yù)測(cè)、防止、診斷和排除配電系統(tǒng)的故障，并且能夠進(jìn)行長期的負(fù)載研究分析和 節(jié)能評(píng)估。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題在于提供一種高精度、高效率和實(shí)時(shí)監(jiān)測(cè)的電能監(jiān)測(cè)系 統(tǒng)。
[0004]為解決上述技術(shù)問題，本發(fā)明通過以下技術(shù)方案來實(shí)現(xiàn):一種電能監(jiān)測(cè)DSP控制 系統(tǒng)，該系統(tǒng)包括硬件接口與底層驅(qū)動(dòng)、DSP控制架構(gòu)、實(shí)時(shí)測(cè)量設(shè)計(jì)、數(shù)據(jù)通訊和系統(tǒng)糾錯(cuò) 處理，所述DSP軟件架構(gòu)包括初始化模塊(在main ()函數(shù)中進(jìn)行初始化，即DSP/B10S內(nèi)核 啟動(dòng)之前完成初始化)、AD采樣模塊、雙口 RAM模塊、實(shí)時(shí)監(jiān)測(cè)模塊、閃變測(cè)量模塊、驟升驟 降中斷監(jiān)測(cè)模塊、暫態(tài)捕捉模塊、高速記錄模塊和波形記錄模塊。
[0005]DSP系統(tǒng)中用到三個(gè)硬件中斷，即兩個(gè)AD采樣的EOC信號(hào)經(jīng)EMDA觸發(fā)的中斷和頻 率測(cè)量中斷，設(shè)定AD的中斷優(yōu)先級(jí)小于頻率測(cè)量中斷，AD采樣是通過EDMA實(shí)現(xiàn)PING-PONG 方式采樣，即每半周波觸發(fā)一次CPU中斷。
[0006]DSP/B10S支持16個(gè)硬件中斷優(yōu)先級(jí)，E80的DSP應(yīng)用軟件使用了一個(gè)軟件中斷， 相對(duì)時(shí)間調(diào)度中斷，其由AD采樣硬件中斷觸發(fā)，軟件中斷任務(wù)是搶斷式的，即高優(yōu)先級(jí)的 任務(wù)可以搶斷低優(yōu)先級(jí)的任務(wù)，而硬件中斷不可搶斷，所以硬件中斷和軟件中斷需成對(duì)出 現(xiàn)的。
[0007]進(jìn)一步的，所述實(shí)時(shí)測(cè)量還包括時(shí)間基準(zhǔn)采樣，UNIX時(shí)間+毫秒(范圍 2000.00.0000:00:00 到 2099.12.31:23.59.59)，PPC 實(shí)時(shí)更新時(shí)間，并將時(shí)間(UNIX 時(shí)間 +毫秒)放到雙口 RAM中，供DSP讀取。
[0008]頻率計(jì)算，輸入量為三相電壓信號(hào)，輸出系統(tǒng)頻率、AD采樣控制信號(hào)，通過將三相 電壓信號(hào)引入FPGA進(jìn)行處理，讓其輸出一路的方波和N次方(N=單周波采樣點(diǎn)數(shù))倍頻 率的方波，過零檢測(cè)環(huán)節(jié)將三相電壓正弦信號(hào)轉(zhuǎn)換為同相位的方波，F(xiàn)PGA將三相方波信號(hào) 通過邏輯或的方式轉(zhuǎn)換為同頻率的一路方波，將方波信號(hào)引入GP10(GP2P12)觸發(fā)中斷，并 控制定時(shí)器的計(jì)數(shù)，實(shí)現(xiàn)頻率的測(cè)量。
[0009]采樣控制，F(xiàn)PGA輸出頻率為邏輯或輸出方波頻率的1024倍頻的方波，將所輸出方 波引入ADC芯片的HOLDX管教，控制AD轉(zhuǎn)換的起始時(shí)刻，實(shí)現(xiàn)同步采樣，通過絕對(duì)時(shí)間線 程，判斷是否到lS、3s、10s和可設(shè)置的實(shí)時(shí)時(shí)間進(jìn)行標(biāo)記，并啟動(dòng)計(jì)算流程，計(jì)算流程根據(jù)計(jì)算標(biāo)記啟動(dòng)相應(yīng)時(shí)間間隔的計(jì)算，每次時(shí)間間隔的計(jì)算都將由DSP計(jì)算出來的采樣間隔結(jié)果傳給FPGA，如果FPGA計(jì)算出來的采樣間隔與DSP計(jì)算有偏差，則以DSP的計(jì)算結(jié)果為準(zhǔn)。
[0010]進(jìn)一步的，所述實(shí)時(shí)測(cè)量設(shè)計(jì)包括的諧波、間諧波監(jiān)測(cè)，輸入量為10個(gè)周波采樣值，輸出量為5HZ分辨率分量的向量，通過子組算法計(jì)算為基波向量、間諧波向量、諧波畸變率、諧波向量、諧波畸變率、諧波相角等。
[0011]間諧波的計(jì)算采用素因子算法，10周波的5120個(gè)采樣點(diǎn)經(jīng)過5次1024點(diǎn)的FFT 和1024次的5點(diǎn)FFT，再經(jīng)CRT映射得到間諧波計(jì)算的實(shí)部和虛部的結(jié)果，綜合統(tǒng)計(jì)主要包括基波向量的提取，間諧波向量和畸變率的計(jì)算，諧波向量、相角和畸變率的計(jì)算。
[0012]1024點(diǎn)的FFT采用DSP6747的FFT算法庫函數(shù)，5點(diǎn)FFT采用5點(diǎn)的WFTA計(jì)算公式，電流諧波和間諧波的計(jì)算方法與電壓相同。(間)諧波結(jié)果統(tǒng)計(jì)采用子組算法間諧波的測(cè)量可以在3s測(cè)量基礎(chǔ)上,綜合出3min、10min或2h的測(cè)量值,綜合方法是取所選時(shí)間間隔內(nèi)的3s測(cè)量值的均方根，SP:
【權(quán)利要求】
1.一種電能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于:該系統(tǒng)包括硬件接口與底層驅(qū)動(dòng)、DSP控制架構(gòu)、實(shí)時(shí)測(cè)量設(shè)計(jì)、數(shù)據(jù)通訊和系統(tǒng)糾錯(cuò)處理，所述DSP軟件架構(gòu)包括初始化模塊(在 main ()函數(shù)中進(jìn)行初始化，即DSP/BIOS內(nèi)核啟動(dòng)之前完成初始化)、AD采樣模塊、雙口 RAM 模塊、實(shí)時(shí)監(jiān)測(cè)模塊、閃變測(cè)量模塊、驟升驟降中斷監(jiān)測(cè)模塊、暫態(tài)捕捉模塊、高速記錄模塊和波形記錄模塊；DSP系統(tǒng)架構(gòu)中用到三個(gè)硬件中斷，即兩個(gè)AD采樣EOC信號(hào)經(jīng)EMDA觸發(fā)的中斷和頻率測(cè)量中斷，設(shè)定AD的中斷優(yōu)先級(jí)小于頻率測(cè)量中斷，AD采樣是通過EDMA實(shí)現(xiàn)PING-PONG 方式采樣，即每半周波觸發(fā)一次CPU中斷，使得AD采樣與DSP處理單元并行工作；DSP/B10S支持16個(gè)硬件中斷優(yōu)先級(jí)，E80的DSP使用了一個(gè)軟件中斷，即相對(duì)時(shí)間調(diào)度中斷，其由AD采樣硬件中斷觸發(fā)，軟件中斷任務(wù)是搶斷式的，即高優(yōu)先級(jí)的任務(wù)可以搶斷低優(yōu)先級(jí)的任務(wù)，而硬件中斷不可搶斷，所以硬件中斷和軟件中斷需要成對(duì)出現(xiàn)的。
2.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于:所述實(shí)時(shí)測(cè)量還包括時(shí)間基準(zhǔn)采樣和頻率偏差，UNIX時(shí)間+毫秒范圍2000.00.0000:00:00到2099.12.31: 23.59.59)，PPC實(shí)時(shí)更新時(shí)間，并將時(shí)間(UNIX時(shí)間+毫秒)放到雙口 RAM中，供DSP讀取；頻率計(jì)算，輸入量為三相電壓信號(hào)，輸出系統(tǒng)頻率、AD采樣控制信號(hào)，通過將三相電壓信號(hào)引入FPGA進(jìn)行處理，讓其輸出一路的方波和N次方(N=單周波采樣點(diǎn)數(shù))倍頻率的方波，過零檢測(cè)環(huán)節(jié)將三相電壓正弦信號(hào)轉(zhuǎn)換為同相位的方波，F(xiàn)PGA將三相方波信號(hào)通過邏輯或的方式轉(zhuǎn)換為同頻率的一路方波，將方波信號(hào)引入GP10(GP2P12)觸發(fā)中斷，并控制定時(shí)器的計(jì)數(shù)，實(shí)現(xiàn)頻率的測(cè)量；采樣控制，F(xiàn)PGA輸出頻率為邏輯或輸出方波頻率的1024倍頻的方波，將所輸出方波引 A ADC芯片的HOLDX管教，控制AD轉(zhuǎn)換的起始時(shí)刻，實(shí)現(xiàn)同步采樣，通過絕對(duì)時(shí)間線程，判斷是否到lS、3s、10s和可設(shè)置的實(shí)時(shí)時(shí)間進(jìn)行標(biāo)記，并啟動(dòng)計(jì)算流程，計(jì)算流程根據(jù)計(jì)算標(biāo)記啟動(dòng)相應(yīng)時(shí)間間隔的計(jì)算，每次時(shí)間間隔的計(jì)算都將由DSP計(jì)算出來的采樣間隔結(jié)果傳給FPGA，如果FPGA計(jì)算出來的采樣間隔與DSP計(jì)算有偏差，則以DSP的計(jì)算結(jié)果為準(zhǔn)。
3.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于:所述實(shí)時(shí)測(cè)量設(shè)計(jì)包括的諧波、間諧波監(jiān)測(cè)，輸入量為10個(gè)周波采樣值，輸出量為5Hz分辨率分量的向量，通過子組算法計(jì)算為基波向量、間諧波向量、諧波畸變率、諧波向量、諧波畸變率、諧波相角等；間諧波的計(jì)算采用素因子算法，10周波的5120個(gè)采樣點(diǎn)經(jīng)過5次1024點(diǎn)的FFT和 1024次的5點(diǎn)FFT，再經(jīng)CRT映射得到間諧波計(jì)算的實(shí)部和虛部的結(jié)果，綜合統(tǒng)計(jì)主要包括基波向量的提取，間諧波向量和畸變率的計(jì)算，諧波向量、相角和畸變率的計(jì)算；1024點(diǎn)的FFT采用DSP6747的FFT算法庫函數(shù)，5點(diǎn)FFT采用5點(diǎn)的WFTA計(jì)算公式， 電流諧波和間諧波的計(jì)算方法與電壓相同。(間)諧波結(jié)果統(tǒng)計(jì)采用子組算法間諧波的測(cè)量可以在3s測(cè)量基礎(chǔ)上,綜合出3min、IOmin或2h的測(cè)量值,綜合方法是取所選時(shí)間間隔內(nèi)的3s測(cè)量值的均方根，即:
4.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于:所述實(shí)時(shí)測(cè)量設(shè)計(jì)包含電壓偏差和電壓波動(dòng)，電壓偏差輸入量為IOcycle電壓RMS,輸出量為電壓偏差Uminus、 Uplus,電壓偏差為電壓RMS偏尚標(biāo)稱電壓的幅度占標(biāo)稱電壓的百分比，包括電壓正偏差 Uminus和電壓負(fù)偏差Uplus，正負(fù)電壓偏差都取絕對(duì)值結(jié)果，其輸出包括相電壓和線電壓的偏差，所以電壓偏差的輸出數(shù)據(jù)個(gè)數(shù)取決于接線方式；電壓波動(dòng)計(jì)算，電壓波動(dòng)值為電壓均方根值的兩個(gè)極值Umax和UminUmin之差A(yù)U，常以額定電壓Unoni的百分?jǐn)?shù)表示其相對(duì)百分值，即，
5.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于:所述實(shí)時(shí)測(cè)量設(shè)計(jì)包含閃變計(jì)算，測(cè)量IOmin短時(shí)閃變值Pst，2h長時(shí)閃變值PU，輸入量為電壓半周波采樣值，輸出量為短時(shí)閃變Pst、長時(shí)間閃變PU，閃變模型，模型嚴(yán)格按照IEC_61000-4-15的要求，其主要包括以下幾個(gè)環(huán)節(jié)，平方檢測(cè)、帶通加權(quán)濾波、平方一階低通濾波、統(tǒng)計(jì)評(píng)價(jià)環(huán)節(jié)，閃變算法輸入為單周期采樣64點(diǎn)的采樣值。
6.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于:所述實(shí)時(shí)測(cè)量設(shè)計(jì)包括瞬態(tài)捕捉設(shè)計(jì)，預(yù)先設(shè)置一個(gè)標(biāo)準(zhǔn)波形，每個(gè)采樣值與標(biāo)準(zhǔn)波形進(jìn)行判斷，需要定期相位同步和幅值刷新，包括改變標(biāo)準(zhǔn)波形的基波頻率、幅值和初始相位的判斷；輸入量為AD采樣值，單周周期1024個(gè)點(diǎn)，共51.2K，及其對(duì)應(yīng)的初始相位，標(biāo)準(zhǔn)波形，上下限值，輸出量為瞬態(tài)持續(xù)時(shí)間、瞬態(tài)發(fā)生的幅值，記錄方式為SOE格式。
7.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于:所述實(shí)時(shí)測(cè)量設(shè)計(jì)包括合格統(tǒng)計(jì)率計(jì)算，主要包括電壓偏差合格率、閃變合格率、頻率合格率，在最小統(tǒng)計(jì)時(shí)間方面，電壓偏差以分鐘為單位、頻率合格率以秒為單位、閃變未給出，合格率統(tǒng)計(jì)方法:
8.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于:所述實(shí)時(shí)測(cè)量設(shè)計(jì)還包括95%合格概率值計(jì)算，其主要用于電壓三相不平衡、諧波、間諧波，95%概率值是針對(duì)一段時(shí)間的，將測(cè)量時(shí)間段內(nèi)的各個(gè)測(cè)量值進(jìn)行從大到小排序，5%大的值作為95%概率值； 當(dāng)統(tǒng)計(jì)樣本不夠時(shí)，可取5%大值的附近幾個(gè)值的平均值，95%概率值的時(shí)間可設(shè)置，其統(tǒng)計(jì)最小單位為150cycI e,統(tǒng)計(jì)周期為統(tǒng)計(jì)開始時(shí)的定時(shí)記錄時(shí)間間隔。
9.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于:所述實(shí)時(shí)測(cè)量設(shè)計(jì)還包括SOE事件記錄，預(yù)定的SOE格式包括，UNIX+毫秒時(shí)間、大類號(hào)、子類號(hào)和記錄值，由于SOE 需要實(shí)時(shí)存儲(chǔ)，同時(shí)要求掉電不丟失，所以在DSP中產(chǎn)生的SOE要實(shí)時(shí)的傳給PPC來存儲(chǔ)， DSP根據(jù)SOE的事件格式產(chǎn)生SOE記錄；當(dāng)時(shí)間個(gè)數(shù)滿N個(gè)或者距離上次上傳SOE滿IOms 時(shí)，則將SOE通過雙口 RAM傳給PPC，PPC收到SOE數(shù)據(jù)后將其存到內(nèi)存中。
【文檔編號(hào)】G01R31/00GK103439590SQ201310223291
【公開日】2013年12月11日 申請(qǐng)日期:2013年8月8日 優(yōu)先權(quán)日:2013年8月8日
【發(fā)明者】林峰平, 丁建義, 梁?jiǎn)?quán), 陳宜彬, 董金發(fā), 葛慶光, 徐進(jìn), 喬冠梁 申請(qǐng)人:深圳市康必達(dá)中創(chuàng)科技有限公司