專利名稱：基于硬件平臺(tái)的門級(jí)功耗分析裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，特別涉及一種基于硬件平臺(tái)的門級(jí)功耗分析裝置及方法。
背景技術(shù)：
超大規(guī)模(VLSI)集成電路的功耗隨著集成電路制造技術(shù)的發(fā)展成倍增長，而功耗及散熱問題一直是制約著集成電路設(shè)計(jì)的重要因素，它不但影響著電池的連續(xù)工作時(shí)間及散熱量，更在很大程度上決定著芯片的成本和可靠性，低功耗己經(jīng)成為與面積和性能同等重要的設(shè)計(jì)目標(biāo)。在芯片設(shè)計(jì)過程中，功耗分析可以分為幾個(gè)層次，自下而上分別是版圖級(jí)、晶體管級(jí)、門級(jí)、寄存器傳輸級(jí)(RTL)、結(jié)構(gòu)級(jí)和算法級(jí)。對(duì)芯片設(shè)計(jì)進(jìn)行功耗優(yōu)化和低功耗設(shè)計(jì)的 前提是要能對(duì)功耗進(jìn)行評(píng)估和分析。門級(jí)功耗分析兼有精度高，分析速度快的優(yōu)點(diǎn)?，F(xiàn)有的功耗分析設(shè)備都是針對(duì)家用電器、辦公設(shè)備等強(qiáng)電產(chǎn)品提出的，在弱電市場(chǎng)上，特別在芯片設(shè)計(jì)領(lǐng)域，目前還沒有一款與硬件平臺(tái)相聯(lián)系的功耗分析裝置。雖然ー些EDA軟件生產(chǎn)廠商可以提供功耗分析軟件，比如Synopsys公司的PrmeTime,該工具可以在芯片設(shè)計(jì)的門級(jí)層次進(jìn)行功耗分析；可是其測(cè)試激勵(lì)等仿真模型與實(shí)際情況存在一定的差別，所以ー款結(jié)合實(shí)際的硬件平臺(tái)進(jìn)行門級(jí)功耗分析的裝置和方法，是目前集成電路設(shè)計(jì)市場(chǎng)上的ー個(gè)迫切需求。

發(fā)明內(nèi)容
針對(duì)以上提出的功耗分析工具不夠完善的問題，本方案提出了一種基于硬件平臺(tái)的門級(jí)功耗分析裝置。方案基于硬件平臺(tái)，設(shè)計(jì)了捕獲模塊，并結(jié)合上位機(jī)的功耗分析模型，實(shí)現(xiàn)了針對(duì)測(cè)量系統(tǒng)當(dāng)前的工作性能水平和被檢測(cè)模塊功耗水平的硬件平臺(tái)測(cè)試方案。方案應(yīng)用于無線通信SoC芯片中，可以在SoC前端設(shè)計(jì)時(shí)進(jìn)行功耗分析，使得SoC功耗評(píng)估及優(yōu)化方案可以提早實(shí)現(xiàn)，從而可以大大提高SoC —次流片的成功率。本發(fā)明提供一種基于硬件平臺(tái)的門級(jí)功耗分析裝置，包括矢量捕獲模塊、控制模塊、存儲(chǔ)模塊和功耗分析模塊，其中矢量捕獲模塊、控制模塊和存儲(chǔ)模塊位于硬件平臺(tái)上，功耗分析模塊位于上位機(jī)中；控制模塊為硬件平臺(tái)的工作及信號(hào)捕獲提供時(shí)鐘控制信號(hào)，矢量捕獲模塊在時(shí)鐘控制下捕獲實(shí)時(shí)信號(hào)狀態(tài)，存儲(chǔ)模塊用于存儲(chǔ)捕獲的信號(hào)，功耗分析模塊根據(jù)捕獲信號(hào)生成門級(jí)波形轉(zhuǎn)換文件，建立門級(jí)功耗模型并完成功耗分析。其中，所述硬件平臺(tái)包括可編程邏輯驗(yàn)證単元、中央處理核心控制單元、數(shù)字信號(hào)協(xié)處理単元和模數(shù)/數(shù)模轉(zhuǎn)換単元；矢量捕獲模塊和存儲(chǔ)模塊位于可編程邏輯驗(yàn)證単元中，控制模塊包括中央處理核心控制單元和數(shù)字信號(hào)協(xié)處理単元。其捕獲的信號(hào)包括控制信號(hào)、數(shù)據(jù)信號(hào)和地址信號(hào)，所述信號(hào)由所述中央處理核心控制單元、數(shù)字信號(hào)協(xié)處理単元和模數(shù)/數(shù)模轉(zhuǎn)換単元提供。矢量捕獲模塊通過AHB總線與控制模塊相連?？删幊踢壿嬺?yàn)證單元通過JTAG接ロ與上位機(jī)相連，存儲(chǔ)的信號(hào)通過JTAG接ロ傳輸?shù)缴衔粰C(jī)中。
另外，本發(fā)明提供一種基于硬件平臺(tái)的門級(jí)功耗分析方法，包括a)由硬件平臺(tái)捕獲實(shí)時(shí)信號(hào)狀態(tài)，存儲(chǔ)并傳送至上位機(jī)，在上位機(jī)中生成信號(hào)狀態(tài)列表文件，所述信號(hào)狀態(tài)列表文件包含信號(hào)的名稱、采樣周期和信號(hào)狀態(tài)；b)根據(jù)所述信號(hào)狀態(tài)列表文件對(duì)門級(jí)電路進(jìn)行仿真，生成門級(jí)波形轉(zhuǎn)換文件，所述門級(jí)波形轉(zhuǎn)換文件包含了所有信號(hào)的翻轉(zhuǎn)信息；c)建立門級(jí)功耗模型，所述門級(jí)功耗模型即為門級(jí)功耗的計(jì)算公式，根據(jù)エ藝條件確定模型中各個(gè)參數(shù)的值；d)根據(jù)門級(jí)波形轉(zhuǎn)換文件和門級(jí)功耗模型進(jìn)行門級(jí)功耗分析。在所述步驟a)中，所述實(shí)時(shí)信號(hào)狀態(tài)由矢量捕獲模塊在控制模塊的時(shí)鐘控制下捕獲，并保存到對(duì)應(yīng)的存儲(chǔ)模塊中，所述矢量捕獲模塊、控制模塊和存儲(chǔ)模塊均位于硬件平 臺(tái)上。所述實(shí)時(shí)信號(hào)包括控制信號(hào)、數(shù)據(jù)信號(hào)和地址信號(hào)，所述實(shí)時(shí)信號(hào)由硬件平臺(tái)上的中央處理核心控制單元、數(shù)字信號(hào)協(xié)處理単元和模數(shù)/數(shù)模轉(zhuǎn)換単元提供。在所述步驟b)中，所述信號(hào)的翻轉(zhuǎn)信息包括翻轉(zhuǎn)密度和靜態(tài)概率。在所述步驟b)中，所述門級(jí)電路由寄存器傳輸級(jí)設(shè)計(jì)并綜合得到。在所述步驟c)中，門級(jí)功耗模型包括開關(guān)功耗模型、短路功耗模型和靜態(tài)功耗模型。所述靜態(tài)功耗模型由門級(jí)電路的泄漏電流和電源電壓決定。所述開關(guān)功耗模型由控制信號(hào)頻率、電源電壓以及所有門級(jí)電路節(jié)點(diǎn)的翻轉(zhuǎn)密度和輸出電容決定。所述短路功耗模型與開關(guān)功耗模型近似線性關(guān)系，其線性系數(shù)通過實(shí)驗(yàn)統(tǒng)計(jì)得到。在所述步驟d)中，所述功耗分析包括功耗密度在各個(gè)功能模塊之間的分布；動(dòng)態(tài)功耗、靜態(tài)功耗所占的比重 ’總的平均功耗和運(yùn)行中出現(xiàn)的峰值功耗。所述動(dòng)態(tài)功耗通過將所述信號(hào)的翻轉(zhuǎn)密度代入所述開關(guān)功耗模型和短路功耗模型中計(jì)算得到。與現(xiàn)有技術(shù)相比，采用本發(fā)明提供的技術(shù)方案具有以下優(yōu)點(diǎn)本發(fā)明的功耗分析裝置和方法，可以在SoC后端實(shí)現(xiàn)之前，評(píng)估整個(gè)系統(tǒng)的運(yùn)行狀態(tài)，井能夠?qū)崟r(shí)估算被測(cè)試模塊的功耗水平，最后給出系統(tǒng)的整體性能指標(biāo)?；谏鲜鰞?yōu)點(diǎn)，本裝置和方法可以大大提高SoC —次性流片的成功率。


通過閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯圖I為現(xiàn)有技術(shù)的SoC驗(yàn)證平臺(tái)邏輯結(jié)構(gòu)圖；圖2為根據(jù)本發(fā)明的基于SoC驗(yàn)證平臺(tái)的功耗分析邏輯關(guān)系圖；圖3為根據(jù)本發(fā)明的功耗分析方法中信號(hào)狀態(tài)列表文件轉(zhuǎn)換為翻轉(zhuǎn)密度文件的示意圖。
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出。下面通過參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此夕卜，本發(fā)明提供了各種特定的エ藝和材料的例子，但是本領(lǐng)域技術(shù)人員可以意識(shí)到其他エ藝的可應(yīng)用于性和/或其他材料的使用。應(yīng)當(dāng)注意，在附圖中所圖示的部件不一定按比例繪制。本發(fā)明省略了對(duì)公知組件和處理技術(shù)及エ藝的描述以避免不必要地限制本發(fā)明。下面，參考圖I和圖2，對(duì)基于SoC驗(yàn)證平臺(tái)的功耗分析裝置進(jìn)行具體的描述。參考圖1，硬件平臺(tái)以SoC驗(yàn)證平臺(tái)為例，包括可編程(FPGA)邏輯驗(yàn)證單元、中央處理(CPU)核心控制單元、數(shù)字信號(hào)(DSP)協(xié)處理単元和模數(shù)/數(shù)模(AD/DA)轉(zhuǎn)換單元。由于該平臺(tái)主要針對(duì)無線通信SoC芯片系統(tǒng)級(jí)驗(yàn)證及功耗統(tǒng)計(jì)時(shí)使用，為了使平臺(tái)可以采集和處理外界信號(hào)，所以平臺(tái)包含了 AD/DA轉(zhuǎn)換單元。平臺(tái)還可以包含射頻單元，實(shí)現(xiàn)基帶 信號(hào)與頻帶信號(hào)之間的頻率搬移，并最終經(jīng)由天線實(shí)現(xiàn)數(shù)據(jù)的發(fā)射和接收。各単元的功能如下FPGA邏輯驗(yàn)證單元主要完成SoC物理層的調(diào)試及驗(yàn)證工作；CPU核心控制單元一般采用ARM架構(gòu)，主要協(xié)調(diào)系統(tǒng)中各模塊之間的工作，并實(shí)現(xiàn)SoC媒體控制層的控制和調(diào)試エ作；DSP協(xié)處理単元主要協(xié)助FPGA邏輯驗(yàn)證單元完成物理層數(shù)據(jù)流的連通工作；AD/DA轉(zhuǎn)換單元完成模擬信號(hào)與數(shù)字信號(hào)之間的轉(zhuǎn)換，從而實(shí)現(xiàn)真實(shí)數(shù)據(jù)的輸入和輸出。本發(fā)明提供的基于硬件平臺(tái)的功耗分析裝置，包括矢量捕獲模塊(VCM)、控制模塊、存儲(chǔ)模塊和功耗分析模塊?；趫DI所示的SoC驗(yàn)證平臺(tái)，控制模塊包括CPU核心控制単元和DSP協(xié)處理単元，其作用是為捕獲單元提供時(shí)鐘控制信號(hào)；矢量捕獲模塊與存儲(chǔ)模塊位于FPGA邏輯驗(yàn)證單元中，其中矢量捕獲模塊可以為一段Verilog代碼，在時(shí)鐘信號(hào)的控制下實(shí)時(shí)獲取系統(tǒng)輸入信號(hào)，并控制寫入存儲(chǔ)模塊中，存儲(chǔ)模塊可以為RAM，用于存儲(chǔ)捕獲的信號(hào)，捕獲的信號(hào)包括控制信號(hào)、數(shù)據(jù)信號(hào)和地址信號(hào)；功耗分析模塊根據(jù)捕獲信號(hào)生成門級(jí)波形轉(zhuǎn)換(vcd)文件，建立門級(jí)功耗模型并完成門級(jí)功耗分析。對(duì)于一般的寬帶無線通信系統(tǒng)，基站信號(hào)通過模數(shù)轉(zhuǎn)換后的數(shù)據(jù)寬度在10-12bits之間，而CPU核心控制單元和DSP協(xié)處理単元與FPGA邏輯驗(yàn)證單元的核心邏輯的交互數(shù)據(jù)通過總線進(jìn)行，一般包括數(shù)據(jù)線、地址線以及ー些控制線，輸入信號(hào)寬度分別在80bits左右。因此需實(shí)時(shí)捕獲的信號(hào)在200bits左右。圖I所示的SoC驗(yàn)證平臺(tái)基于AMBA 2. 0總線架構(gòu)，各模塊之間通過AHB總線相互連接。矢量捕獲模塊是AHB總線的ー個(gè)從模塊，通過AHB橋與總線上的其他各主模塊相連。參考圖1，主模塊包括CPU核心控制單元和DSP協(xié)處理単元。主模塊向從模塊發(fā)出操作指令，從模塊接受指令并做出響應(yīng)。基于圖I所示的SoC驗(yàn)證平臺(tái)，整個(gè)平臺(tái)的功耗分析過程如下CPU核心控制單元接收來自上位機(jī)的功耗分析開關(guān)信號(hào)，控制系統(tǒng)進(jìn)入功耗分析模式；AD/DA轉(zhuǎn)換單元接收外界數(shù)據(jù)，轉(zhuǎn)化為數(shù)字信號(hào)并發(fā)送至FPGA邏輯驗(yàn)證單元；CPU核心控制單元和DSP協(xié)處理單元發(fā)出時(shí)鐘控制信號(hào)，矢量捕獲模塊實(shí)時(shí)捕獲CPU核心控制單元和DSP協(xié)處理單元發(fā)送的控制信號(hào)狀態(tài)值，以及AD/DA轉(zhuǎn)換單元接收并經(jīng)過模數(shù)轉(zhuǎn)換的實(shí)時(shí)信號(hào)狀態(tài)，再保存到FPGA邏輯驗(yàn)證單元的存儲(chǔ)模塊中，每個(gè)時(shí)鐘周期存ー次數(shù)據(jù)；最后上位機(jī)根據(jù)不同的通信階段，通過JTAG接ロ從FPGA邏輯驗(yàn)證單元的存儲(chǔ)模塊中讀取數(shù)據(jù)，保存為信號(hào)狀態(tài)列表文件，再根據(jù)門級(jí)電路仿真生成門級(jí)波形轉(zhuǎn)換文件，并建立門級(jí)功耗分析模型，統(tǒng)計(jì)分析不同功耗任務(wù)下的功耗信息，從而實(shí)現(xiàn)對(duì)系統(tǒng)門級(jí)功耗情況實(shí)時(shí)測(cè)量的目的。參考圖2，基于硬件平臺(tái)的門級(jí)功耗分析方法包括a)由硬件平臺(tái)捕獲實(shí)時(shí)信號(hào)狀態(tài)，存儲(chǔ)并傳送至上位機(jī)，在上位機(jī)中生成信號(hào)狀態(tài)列表文件，所述信號(hào)狀態(tài)列表文件包含信號(hào)的名稱、采樣周期和信號(hào)狀態(tài)；b)根據(jù)所述信號(hào)狀態(tài)列表文件對(duì)門級(jí)電路進(jìn)行仿真，生成門級(jí)波形轉(zhuǎn)換文件，所述門級(jí)波形轉(zhuǎn)換文件包含了所有信號(hào)的翻轉(zhuǎn)信息；c)建立門級(jí)功耗模型，所述門級(jí)功耗模型即為門級(jí)功耗的計(jì)算公式，根據(jù)エ藝條件確定模型中各個(gè)參數(shù)的值；d)根據(jù)門級(jí)波形轉(zhuǎn)換文件和門級(jí)功耗模型進(jìn)行門級(jí)功耗分析。參考圖1，以采用CPU+DSP+FPGA核心器件，并基于AMBA2. 0總線架構(gòu)的SoC驗(yàn)證平臺(tái)為例。本發(fā)明中采用在FPGA邏輯驗(yàn)證單元中嵌入了矢量捕獲模塊，當(dāng)CPU核心控制單元 接收來自上位機(jī)的功耗分析開關(guān)信號(hào)，控制系統(tǒng)進(jìn)入功耗分析模式；AD/DA轉(zhuǎn)換單元接收外界數(shù)據(jù)，轉(zhuǎn)化為數(shù)字信號(hào)并發(fā)送至FPGA邏輯驗(yàn)證單元；CPU核心控制單元和DSP協(xié)處理單元發(fā)出時(shí)鐘控制信號(hào)，矢量捕獲模塊實(shí)時(shí)捕獲CPU核心控制單元和DSP協(xié)處理單元發(fā)送的控制信號(hào)狀態(tài)值，以及AD/DA轉(zhuǎn)換單元接收并經(jīng)過模數(shù)轉(zhuǎn)換的實(shí)時(shí)信號(hào)狀態(tài)，再保存到FPGA邏輯驗(yàn)證單元的存儲(chǔ)模塊中，每個(gè)時(shí)鐘周期存ー次數(shù)據(jù)。FPGA邏輯驗(yàn)證單元內(nèi)部的存儲(chǔ)模塊可以為RAM。最后上位機(jī)根據(jù)不同的通信階段，通過JTAG接ロ從FPGA邏輯驗(yàn)證單元的存儲(chǔ)模塊中讀取數(shù)據(jù)，保存為信號(hào)狀態(tài)列表文件。信號(hào)狀態(tài)列表文件包含信號(hào)的名稱、采樣周期、信號(hào)狀態(tài)等，列表形式如圖3所示。門級(jí)功耗統(tǒng)計(jì)中需要使用到每個(gè)內(nèi)部節(jié)點(diǎn)信號(hào)的實(shí)時(shí)狀態(tài)來計(jì)算出系統(tǒng)的瞬態(tài)功耗，因此需要根據(jù)采集到的實(shí)時(shí)信號(hào)產(chǎn)生數(shù)據(jù)轉(zhuǎn)換(vcd)文件，這個(gè)文件可以記錄EDA仿真時(shí)產(chǎn)生的信號(hào)翻轉(zhuǎn)信息，在功耗統(tǒng)計(jì)時(shí)用作所有信號(hào)的翻轉(zhuǎn)文件。通過綜合，可以得到RTL設(shè)計(jì)對(duì)應(yīng)的門級(jí)電路，再通過仿真工具(如VCS)進(jìn)行仿真，從而得到門級(jí)的vcd文件。信號(hào)狀態(tài)列表文件轉(zhuǎn)換為翻轉(zhuǎn)密度文件的示意圖如圖3所示。信號(hào)翻轉(zhuǎn)密度文件包含信號(hào)的名稱、信號(hào)靜態(tài)概率、翻轉(zhuǎn)密度等。捕獲的系統(tǒng)運(yùn)行時(shí)間可由信號(hào)狀態(tài)列表中的采樣點(diǎn)數(shù)以及采樣時(shí)鐘周期得到。統(tǒng)計(jì)采樣信號(hào)處于邏輯“I”的時(shí)間及翻轉(zhuǎn)次數(shù)，可以得到該信號(hào)的靜態(tài)概率和翻轉(zhuǎn)密度。通過對(duì)FPGA實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行詳細(xì)分析，包括不同F(xiàn)PGA的宏單元模塊，如RAM、嵌入的系統(tǒng)模塊、標(biāo)準(zhǔn)接ロ等，進(jìn)而針對(duì)FPGA電路中的開關(guān)功耗、短路功耗和靜態(tài)功耗分別建立門級(jí)功耗模型，從而在系統(tǒng)實(shí)時(shí)運(yùn)行時(shí)精確分析通信協(xié)議在不同階段、不同任務(wù)的功耗。絕大多數(shù)FPGA是基于半導(dǎo)體CMOSエ藝的，CMOS功耗包括動(dòng)態(tài)功耗和靜態(tài)功耗。靜態(tài)功耗和芯片的庫エ藝有夫，而動(dòng)態(tài)功耗和芯片的信號(hào)翻轉(zhuǎn)率有夫。靜態(tài)功耗又叫泄漏功耗，是指電路處于等待或不激活狀態(tài)時(shí)泄漏電流所引起的功耗。通常，提供給芯片的電壓是固定的，只要知道電流便可以推算出功耗。漏電流包括pn結(jié)的反偏電流、亞閾值電流和柵介質(zhì)的泄漏電流。Pn結(jié)的反偏電流與エ藝、結(jié)偏壓、結(jié)面積以及結(jié)溫有關(guān)；亞閾值電流與柵極電壓、器件尺寸和工作溫度有夫。當(dāng)CMOSエ藝到達(dá)深亞微米以后，器件的特征尺寸越來越小，漏電流隨著特征尺寸的減小呈指數(shù)形式上升，因而靜態(tài)功耗也迅速増大，而動(dòng)態(tài)功耗基本保持不變。因此靜態(tài)功耗已經(jīng)成為集成電路設(shè)計(jì)中不可忽視的一部分。靜態(tài)功耗的估計(jì)采用的是ー種自下而上的方法，分兩個(gè)階段先建立基本門電路在不同輸入狀態(tài)下的泄漏功耗庫，再實(shí)際估算設(shè)計(jì)靜態(tài)功耗，并采取查找表的方法來節(jié)省運(yùn)算時(shí)間。具體建立靜態(tài)功耗模型的過程如下(I)對(duì)于可綜合邏輯電路，綜合后電路的門級(jí)網(wǎng)表由基本門電路組成，為了簡化計(jì)算的復(fù)雜性和快速估計(jì)出門級(jí)網(wǎng)表的靜態(tài)功耗，首先建立基本門電路的泄漏功耗庫(觸發(fā)器或鎖存器等記憶功能単元當(dāng)作基本門電路處理或者將電路結(jié)構(gòu)分解為基本門電路)，用SPICE仿真在不同參數(shù)(エ藝條件、工作電壓、溫度等)下的泄漏電流，從而建立基于晶體管級(jí)的靜態(tài)功耗庫；(2)同時(shí)利用仿真工具(如VCS或Modelsim)獲取電路中間節(jié)點(diǎn)的狀態(tài)(也就是取得了每個(gè)門的輸入狀態(tài))，從而建立基本門電路在不同輸入狀態(tài)下的泄漏功耗庫；(3)在門級(jí)基本單元泄漏功耗庫的基礎(chǔ)上可以計(jì)算出門級(jí)電路的總靜態(tài)功耗。動(dòng)態(tài)功耗包括開關(guān)功耗和短路功耗。開關(guān)功耗是由電容充放電引起的。開關(guān)功耗的主要影響因素為節(jié)點(diǎn)電容及単位時(shí)鐘周期內(nèi)的節(jié)點(diǎn)信號(hào)翻轉(zhuǎn)概率。建立開關(guān)功耗模型的 過程如下(I)計(jì)算出エ藝映射后的門級(jí)網(wǎng)表的每個(gè)線網(wǎng)對(duì)應(yīng)的電容，其中，在布局布線之前，電容可以通過由エ藝廠商提供的線網(wǎng)模型估計(jì)出。在布局布線之后，節(jié)點(diǎn)電容結(jié)合寄生參數(shù)提取工具可以從版圖中準(zhǔn)確提取出；(2)根據(jù)門級(jí)vcd文件，對(duì)門級(jí)電路進(jìn)行仿真，并記錄每ー節(jié)點(diǎn)的翻轉(zhuǎn)情況，從而得到每ー節(jié)點(diǎn)的翻轉(zhuǎn)概率；(3)仿真過程完成后，根據(jù)公式計(jì)算出電路的開關(guān)功耗。短路功耗是由于CMOS晶體管在信號(hào)翻轉(zhuǎn)過程中P管和N管同時(shí)導(dǎo)通，形成電源和地之間瞬間的短路電流造成的。一般來說，短路功耗比起電容充放電功耗要小很多。短路功耗很大程度上依賴于輸入信號(hào)上升和下降時(shí)間，還與器件的尺寸、エ藝參數(shù)、溫度以及負(fù)載電容的大小有關(guān)。有研究表明，同等エ藝參數(shù)下的短路功耗與開關(guān)功耗近似為線性關(guān)系，其系數(shù)與輸入信號(hào)的上升及下降時(shí)間有夫。根據(jù)門級(jí)波形轉(zhuǎn)換文件和門級(jí)功耗模型進(jìn)行門級(jí)功耗分析。根據(jù)功耗分析任務(wù)要求，讀入RTL或門級(jí)網(wǎng)表文件，以及對(duì)應(yīng)的功耗模型庫。要估算出全面、精確的功耗，必須有明確的設(shè)置環(huán)境溫度、工作電壓等與功耗估算相關(guān)的信息。其中，環(huán)境溫度可采用實(shí)際運(yùn)行的寬帶無線通信系統(tǒng)的周圍室溫；工作電壓即系統(tǒng)中對(duì)FPGA的供電電壓；并針對(duì)FPGA門級(jí)模型，指定門級(jí)vcd文件。依據(jù)以上參數(shù)的設(shè)置以及所選用的門級(jí)功耗模型庫數(shù)據(jù)，對(duì)功耗進(jìn)行計(jì)算。最后給出與設(shè)計(jì)相對(duì)應(yīng)的功耗密度在各個(gè)功能模塊之間的分布，動(dòng)態(tài)功耗、靜態(tài)功耗所占的比重以及總的平均功耗和運(yùn)行中出現(xiàn)的峰值功耗。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，エ藝步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的エ藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的エ藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果,依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求g在將這些エ藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方 法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種基于硬件平臺(tái)的門級(jí)功耗分析裝置，包括矢量捕獲模塊、控制模塊、存儲(chǔ)模塊和功耗分析模塊，其中矢量捕獲模塊、控制模塊和存儲(chǔ)模塊位于硬件平臺(tái)上，功耗分析模塊位于上位機(jī)中；控制模塊為硬件平臺(tái)的工作及信號(hào)捕獲提供時(shí)鐘控制信號(hào)，矢量捕獲模塊在時(shí)鐘控制下捕獲實(shí)時(shí)信號(hào)狀態(tài)，存儲(chǔ)模塊用于存儲(chǔ)捕獲的信號(hào)，功耗分析模塊根據(jù)捕獲信號(hào)生成門級(jí)波形轉(zhuǎn)換文件，建立門級(jí)功耗模型并完成功耗分析。
2.根據(jù)權(quán)利要求I所述的裝置，其中，所述硬件平臺(tái)包括可編程邏輯驗(yàn)證単元、中央處理核心控制單元、數(shù)字信號(hào)協(xié)處理単元和模數(shù)/數(shù)模轉(zhuǎn)換単元；矢量捕獲模塊和存儲(chǔ)模塊位于可編程邏輯驗(yàn)證単元中，控制模塊包括中央處理核心控制單元和數(shù)字信號(hào)協(xié)處理單J Li o
3.根據(jù)權(quán)利要求I或2所述的裝置，其中，捕獲的信號(hào)包括控制信號(hào)、數(shù)據(jù)信號(hào)和地址信號(hào)，所述信號(hào)由所述中央處理核心控制單元、數(shù)字信號(hào)協(xié)處理単元和模數(shù)/數(shù)模轉(zhuǎn)換單元提供。
4.根據(jù)權(quán)利要求I或2所述的裝置，矢量捕獲模塊通過AHB總線與控制模塊相連。
5.根據(jù)權(quán)利要求2所述的裝置，可編程邏輯驗(yàn)證単元通過JTAG接ロ與上位機(jī)相連，存儲(chǔ)的信號(hào)通過JTAG接ロ傳輸?shù)缴衔粰C(jī)中。
6.一種基于硬件平臺(tái)的門級(jí)功耗分析方法，包括 a)由硬件平臺(tái)捕獲實(shí)時(shí)信號(hào)狀態(tài)，存儲(chǔ)并傳送至上位機(jī)，在上位機(jī)中生成信號(hào)狀態(tài)列表文件，所述信號(hào)狀態(tài)列表文件包含信號(hào)的名稱、采樣周期和信號(hào)狀態(tài)； b)根據(jù)所述信號(hào)狀態(tài)列表文件對(duì)門級(jí)電路進(jìn)行仿真，生成門級(jí)波形轉(zhuǎn)換文件，所述門級(jí)波形轉(zhuǎn)換文件包含了所有信號(hào)的翻轉(zhuǎn)信息； c)建立門級(jí)功耗模型，所述門級(jí)功耗模型即為門級(jí)功耗的計(jì)算公式，根據(jù)エ藝條件確定模型中各個(gè)參數(shù)的值； d)根據(jù)門級(jí)波形轉(zhuǎn)換文件和門級(jí)功耗模型進(jìn)行門級(jí)功耗分析。
7.根據(jù)權(quán)利要求6所述的方法，其中，在所述步驟a)中，所述實(shí)時(shí)信號(hào)狀態(tài)由矢量捕獲模塊在控制模塊的時(shí)鐘控制下捕獲，并保存到對(duì)應(yīng)的存儲(chǔ)模塊中，所述矢量捕獲模塊、控制模塊和存儲(chǔ)模塊均位于硬件平臺(tái)上。
8.根據(jù)權(quán)利要求6或7所述的方法，其中，所述實(shí)時(shí)信號(hào)包括控制信號(hào)、數(shù)據(jù)信號(hào)和地址信號(hào)，所述實(shí)時(shí)信號(hào)由硬件平臺(tái)上的中央處理核心控制單元、數(shù)字信號(hào)協(xié)處理単元和模數(shù)/數(shù)模轉(zhuǎn)換単元提供。
9.根據(jù)權(quán)利要求6所述的方法，其中，在所述步驟b)中，所述信號(hào)的翻轉(zhuǎn)信息包括翻轉(zhuǎn)密度和靜態(tài)概率。
10.根據(jù)權(quán)利要求6所述的方法，其中，在所述步驟d)中，所述功耗分析包括功耗密度在各個(gè)功能模塊之間的分布；動(dòng)態(tài)功耗、靜態(tài)功耗所占的比重；總的平均功耗和運(yùn)行中出現(xiàn)的峰值功耗。
全文摘要
一種門級(jí)功耗分析裝置，包括矢量捕獲模塊、控制模塊、存儲(chǔ)模塊和功耗分析模塊，其中矢量捕獲模塊、控制模塊和存儲(chǔ)模塊位于硬件平臺(tái)上，功耗分析模塊位于上位機(jī)中；控制模塊為硬件平臺(tái)的工作及信號(hào)捕獲提供時(shí)鐘控制信號(hào)，矢量捕獲模塊在時(shí)鐘控制下捕獲實(shí)時(shí)信號(hào)狀態(tài)，存儲(chǔ)模塊用于存儲(chǔ)捕獲的信號(hào)，功耗分析模塊根據(jù)捕獲信號(hào)生成門級(jí)波形轉(zhuǎn)換文件，建立門級(jí)功耗模型并完成功耗分析。相應(yīng)的，本發(fā)明還提供了一種基于片上系統(tǒng)驗(yàn)證平臺(tái)的功耗分析方法。本發(fā)明的功耗分析裝置，可以在SoC后端實(shí)現(xiàn)之前，評(píng)估整個(gè)系統(tǒng)的運(yùn)行狀態(tài)，并能夠?qū)崟r(shí)估算被測(cè)試模塊的功耗水平，最后給出系統(tǒng)的整體性能指標(biāo)。從而可以大大提高SoC一次性流片的成功率。
文檔編號(hào)G01R21/00GK102866291SQ201210308750
公開日2013年1月9日 申請(qǐng)日期2012年8月27日 優(yōu)先權(quán)日2012年8月27日
發(fā)明者趙新超, 陳嵐, 雷韶華 申請(qǐng)人:中國科學(xué)院微電子研究所