專利名稱：電壓檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電壓檢測(cè)技術(shù)領(lǐng)域，更具體地說(shuō)，涉及ー種電壓檢測(cè)電路。
背景技術(shù)：
目前，傳統(tǒng)的電壓檢測(cè)電路主要由電阻分壓電路、帶隙基準(zhǔn)電路和電壓比較器組成。如圖I所示，在電壓檢測(cè)過(guò)程中，通過(guò)電阻分壓電路100為電壓比較器104的正極端提供ー個(gè)Vdiv的輸入，帶隙基準(zhǔn)電路102為電壓比較器104的負(fù)極端提供一個(gè)穩(wěn)定的參考電壓Vref。當(dāng)VCC足夠高使得Vdiv大于Vref時(shí),通過(guò)電壓比較器104送出的Vout會(huì)給下級(jí)電路產(chǎn)生激勵(lì)，表示此時(shí)電壓為高電壓，反之則表示此時(shí)電壓為低電壓。由于傳統(tǒng)的電壓檢測(cè)電路中的電阻分壓電路100部分存在電流通路，因此會(huì)使得檢測(cè)電路的功耗增大；并且，由于帶隙基準(zhǔn)電路102和電壓比較器104的電路較為復(fù)雜，因 此會(huì)增加電壓檢測(cè)電路的設(shè)計(jì)難度和増大芯片的面積。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供ー種電壓檢測(cè)電路，以實(shí)現(xiàn)電路設(shè)計(jì)簡(jiǎn)單、降低電路功耗和減少集成芯片占用面積。為解決上述技術(shù)問(wèn)題，本發(fā)明采用的技術(shù)方案為ー種電壓檢測(cè)電路，包括輸入端與信號(hào)輸入端相連，用于根據(jù)所述信號(hào)輸入端信號(hào)生成邏輯脈沖并將其發(fā)送的脈沖發(fā)生器(201);輸入端與所述脈沖發(fā)生器(201)的輸出端相連，用于將所述脈沖發(fā)生器(201)發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器(202)；輸入端與所述濾波器(202)的輸出端相連，用于將經(jīng)過(guò)所述濾波器(202)濾波后的邏輯脈沖進(jìn)行反相的反相器(203)；與所述反相器(203)輸出端相連，用于根據(jù)經(jīng)過(guò)所述反相器(203)反相后的邏輯脈沖導(dǎo)通或截止的MOS管(204)；分別與所述信號(hào)輸入端和MOS管(204)的漏極相連，用于根據(jù)所述信號(hào)輸入端信號(hào)控制導(dǎo)通或截止的MOS管(205)；輸入端分別與所述MOS管(204)和MOS管(205)的漏極相連，輸出端與電壓輸出端相連，用于將所述邏輯脈沖狀態(tài)保持并反向的鎖存器(206)。優(yōu)選地，所述MOS管(204)為PMOS管。優(yōu)選地，所述MOS管(205)為NMOS管。優(yōu)選地，所述脈沖發(fā)生器(201)包括反相器(301)、反相器(302)、反相器(303)和反相器(304);其中所述反相器(301)的輸入端與信號(hào)輸入端相連；所述反相器(301)、反相器(302)、反相器(303)和反相器(304)依次串聯(lián)。優(yōu)選地，所述濾波器(202)包括與非門(mén)(307)和反相器(309);其中
所述與非門(mén)(307)的輸入端分別與所述第反相器(301)的輸出端和反相器(304)的輸出端相連；所述反相器(309)的輸入端與所述與非門(mén)(307)的輸出端相連，輸出端與所述反相器(311)的輸入端相連。優(yōu)選地，所述鎖存器(206)包括反相器(316)和反相器(317);其中所述反相器(316)的輸入端與所述MOS管(314)和MOS管(313)的漏極相連,輸出端與電壓輸出端相連；所述反相器(317)的輸入端與所述反相器(316)的輸出端相連，輸出端與所述反相器(316)的輸入端相連。ー種電壓檢測(cè)電路，包括輸入端與信號(hào)輸入端相連，用于根據(jù)所述信號(hào)輸入端信號(hào)生成邏輯脈沖并將其發(fā)送的脈沖發(fā)生器(401)；輸入端與所述脈沖發(fā)生器(401)的輸出端相連，用于將所述脈沖發(fā)生器(401)發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器(402)；輸入端與信號(hào)輸入端相連，用于將所述信號(hào)輸入端信號(hào)反相的反相器(403)；與所述反相器(403)輸出端相連，用于根據(jù)經(jīng)過(guò)所述反相器(403)反相后的邏輯控制導(dǎo)通或截止的MOS管(405)；輸入端與所述濾波器(402)的輸出端相連，用于將經(jīng)過(guò)所述濾波器(402)濾波后的邏輯脈沖進(jìn)行反相的反相器(404)；與所述反相器(404)輸出端相連，用于根據(jù)經(jīng)過(guò)所述反相器(404)反相后的邏輯脈沖控制導(dǎo)通或截止的MOS管(406)；
輸入端分別與所述MOS管(405)和MOS管(406)的漏極相連,輸出端與電壓輸出端相連，用于將所述邏輯脈沖狀態(tài)保持并反向的鎖存器(407)。優(yōu)選地，所述MOS管(405)為PMOS管。優(yōu)選地，所述MOS管(406)為NMOS管。優(yōu)選地，所述脈沖發(fā)生器(407)包括反相器(502)、反相器(503)和反相器(504);其中所述反相器(502)的輸入端與信號(hào)輸入端相連；所述反相器(502)、反相器(503)和反相器(504)依次串聯(lián)。優(yōu)選地，所述濾波器(402)包括或非門(mén)(507)和反相器(509);其中所述或非門(mén)(507)的輸入端分別與所述反相器(504)的輸出端和信號(hào)輸入端相連；所述反相器(509)的輸入端與所述或非門(mén)(507)的輸出端相連，輸出端與所述反相器(511)的輸入端相連。優(yōu)選地，所述鎖存器(407)包括反相器(516)和反相器(517);其中所述反相器(516)的輸入端與所述MOS管(514)和MOS管(513)的漏極相連,輸出端與電壓輸出端相連；所述反相器(517)的輸入端與所述反相器(516)的輸出端相連，輸出端與所述反相器(516)的輸入端相連。
從上述的技術(shù)方案可以看出，本發(fā)明公開(kāi)的ー種電壓檢測(cè)電路，由于電路中不存在電流通路，因此，在電路工作或靜止時(shí)功耗較低；且構(gòu)成電壓檢測(cè)電路的元器件結(jié)構(gòu)簡(jiǎn)單，降低了電壓檢測(cè)電路設(shè)計(jì)的難度和減小了集成電壓檢測(cè)電路芯片的面積。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為現(xiàn)有技術(shù)的電壓檢測(cè)電路的電路圖；圖2為本發(fā)明實(shí)施例公開(kāi)的ー種電壓檢測(cè)電路的電路圖； 圖3為本發(fā)明另ー實(shí)施例公開(kāi)的ー種電壓檢測(cè)電路的電路圖；圖4為本發(fā)明另ー實(shí)施例公開(kāi)的ー種電壓檢測(cè)電路的電路圖；圖5為本發(fā)明另ー實(shí)施例公開(kāi)的ー種電壓檢測(cè)電路的電路圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實(shí)施例公開(kāi)了ー種電壓檢測(cè)電路，以實(shí)現(xiàn)電路設(shè)計(jì)簡(jiǎn)單、降低電路功耗和減少集成芯片占用面積。如圖2所示，實(shí)施例公開(kāi)的ー種電壓檢測(cè)電路，包括輸入端與信號(hào)輸入端ENB相連，用于根據(jù)信號(hào)輸入端ENB信號(hào)生成邏輯脈沖并將其發(fā)送的脈沖發(fā)生器201 ；輸入端與脈沖發(fā)生器201的輸出端相連，用于將脈沖發(fā)生器201發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器202 ；輸入端與濾波器202的輸出端相連，用于將經(jīng)過(guò)濾波器202濾波后的邏輯脈沖進(jìn)行反向的反相器203;與反相器203輸出端相連，用于根據(jù)經(jīng)過(guò)反相器203反向后的邏輯脈沖導(dǎo)通或截止的MOS管204 ；分別與信號(hào)輸入端ENB和MOS管204的漏極相連，用于根據(jù)信號(hào)輸入端ENB信號(hào)控制導(dǎo)通或截止的MOS管205 ；輸入端分別與MOS管204和MOS管205的漏極相連，輸出端與信號(hào)輸出端OUT相連，用于將邏輯脈沖狀態(tài)保持并反向的鎖存器206。具體的，MOS管204為PMOS管。具體的，MOS管205為NMOS管。如圖3所不,具體的，脈沖發(fā)生器包括反相器301、反相器302、反相器303和反相器304 ;其中
反相器301的輸入端與信號(hào)輸入端ENB相連；反相器301、反相器302、反相器303和反相器304依次串聯(lián)。具體的，濾波器包括與非門(mén)307和反相器309 ;其中與非門(mén)307的輸入端分別與反相器301的輸出端和反相器304的輸出端相連；反相器309的輸入端與與非門(mén)307的輸出端相連,輸出端與所反相器311的輸入
端相連。具體的，鎖存器包括反相器316和反相器317 ;其中

反相器316的輸入端與MOS管314和MOS管313的漏極相連,輸出端與信號(hào)輸出端OUT相連；反相器317的輸入端與反相器316的輸出端相連,輸出端與反相器316的輸入端相連。在上述實(shí)施例中，初始時(shí)，信號(hào)輸入端ENB等于邏輯‘I’，信號(hào)輸出端OUT等于邏輯‘I’。當(dāng)信號(hào)輸入端ENB信號(hào)為邏輯‘0’時(shí)，電壓檢測(cè)電路開(kāi)始工作。由于邏輯為‘0’的信號(hào)需要經(jīng)過(guò)反相器301、反相器302、反相器303和反相器304的反向和延時(shí)傳，因此，在電壓檢測(cè)電路開(kāi)始工作時(shí)，節(jié)點(diǎn)305和節(jié)點(diǎn)306會(huì)有ー個(gè)同時(shí)為邏輯‘I’的狀態(tài)，邏輯‘I’的狀態(tài)時(shí)間等于反相器302、反相器303和反相器304傳輸延時(shí)的時(shí)間。當(dāng)電壓檢測(cè)電路的電源電壓為高電壓，節(jié)點(diǎn)305和節(jié)點(diǎn)306同時(shí)為邏輯‘I’吋，由于構(gòu)成與非門(mén)307和反相器309的MOS管閾值電壓Vthji大于構(gòu)成反相器301、反相器302、反相器303和反相器304的MOS管的閾值電壓Vthい因此，可以經(jīng)與非門(mén)307產(chǎn)生ー個(gè)邏輯‘0’并經(jīng)反相器309反向后在節(jié)點(diǎn)310輸出ー個(gè)邏輯‘I’方形或三角形脈沖。反相器311將節(jié)點(diǎn)310輸出的邏輯‘I’方形或三角形脈沖反向整形為邏輯‘0’脈沖，并傳輸至節(jié)點(diǎn)312，節(jié)點(diǎn)312的邏輯‘0’使PMOS管314導(dǎo)通，在節(jié)點(diǎn)315產(chǎn)生邏輯‘1’，節(jié)點(diǎn)315產(chǎn)生的邏輯‘ I’經(jīng)由反相器316和反相器317組成的鎖存器保存并反向后，在信號(hào)輸出端OUT輸出邏輯‘O’。因此，當(dāng)信號(hào)輸出端OUT為邏輯‘0’時(shí)，電壓檢測(cè)電路檢測(cè)出的電源輸出端電壓為高電壓。當(dāng)電壓檢測(cè)電路的電源電壓為低電壓時(shí)，反相器302、反相器303和反相器304的傳輸延時(shí)會(huì)加大，同時(shí)由于構(gòu)成與非門(mén)307和反相器309的MOS管閾值電壓VTH—H大于構(gòu)成反相器301、反相器302、反相器303和反相器304的MOS管的閾值電壓VTH—い因此，與非門(mén)307和反相器309的傳輸延時(shí)會(huì)較反相器302、反相器303和反相器304更大，這就使得當(dāng)輸入電壓為低電壓時(shí)，節(jié)點(diǎn)305和節(jié)點(diǎn)306同時(shí)為邏輯‘I’的時(shí)間不足以在節(jié)點(diǎn)310產(chǎn)生ー個(gè)邏輯‘I’方形或三角脈沖，此時(shí)，PMOS管314始終保持關(guān)斷，NMOS管313截止，節(jié)點(diǎn)315保持初始狀態(tài)時(shí)的邏輯‘0’，節(jié)點(diǎn)315的邏輯‘0’經(jīng)由反相器316和反相器317組成的鎖存器保存并反向后，在信號(hào)輸出端OUT輸出邏輯‘I’。因此，當(dāng)信號(hào)輸出端OUT為邏輯‘I’吋，電壓檢測(cè)電路檢測(cè)出的電源輸出端電壓為低電壓。如圖4所示，實(shí)施例公開(kāi)的另一中電壓檢測(cè)電路，包括輸入端與信號(hào)輸入端ENB相連，用于根據(jù)信號(hào)輸入端信號(hào)生成邏輯脈沖并將其發(fā)送的脈沖發(fā)生器401 ；輸入端與脈沖發(fā)生器401的輸出端相連，用于將脈沖發(fā)生器401發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器402 ；輸入端與信號(hào)輸入端ENB相連,用于將信號(hào)輸入端信號(hào)反相的反相器403 ；與反相器403輸出端相連，用于根據(jù)經(jīng)過(guò)反相器403反相后的邏輯控制導(dǎo)通或截止的MOS管405 ；輸入端與濾波器402的輸出端相連，用于將經(jīng)過(guò)濾波器402濾波后的邏輯脈沖進(jìn)行反相的反相器404;與反相器404輸出端相連，用于根據(jù)經(jīng)過(guò)反相器404反相后的邏輯脈沖導(dǎo)通或截止的MOS管406 ；輸入端分別與MOS管405和MOS管406的漏極相連，輸出端與電壓輸出端相連，用于將邏輯脈沖狀態(tài)保持并反向的鎖存器407。
·
具體的，MOS管405為PMOS管。具體的，MOS管406為NMOS管。如圖5所示，具體的，脈沖發(fā)生器包括反相器502、反相器503和反相器504 ;其中反相器502的輸入端與信號(hào)輸入端ENB相連；反相器502、反相器503和反相器504依次串聯(lián)。具體的，濾波器包括或非門(mén)507和反相器509 ;其中或非門(mén)507的輸入端分別與反相器504的輸出端和信號(hào)輸入端ENB相連；反相器509的輸入端與或非門(mén)507的輸出端相連,輸出端與反相器511的輸入端相連。具體的，鎖存器包括反相器516和反相器517 ;其中反相器516的輸入端與MOS管514和MOS管513的漏極相連,輸出端與電壓輸出端OUT相連；反相器517的輸入端與反相器516的輸出端相連,輸出端與反相器516的輸入端相連。在上述實(shí)施例中，初始時(shí)，信號(hào)輸入端ENB等于邏輯‘I’，信號(hào)輸出端OUT等于邏輯‘O’。當(dāng)信號(hào)輸入端ENB信號(hào)為邏輯‘0’時(shí)，電壓檢測(cè)電路開(kāi)始工作。由于邏輯為‘0’的信號(hào)需要經(jīng)過(guò)反相器502、反相器503和反相器504的反向和延時(shí)傳輸，因此，在電壓檢測(cè)電路開(kāi)始工作時(shí)，節(jié)點(diǎn)505和節(jié)點(diǎn)506會(huì)有一個(gè)同時(shí)為邏輯‘0’的狀態(tài)，邏輯‘0’的狀態(tài)時(shí)間等于反相器502、反相器503和反相器504傳輸延時(shí)的時(shí)間。當(dāng)電壓檢測(cè)電路的電源電壓為高電壓，節(jié)點(diǎn)505和節(jié)點(diǎn)506同時(shí)為邏輯‘0’吋，由于構(gòu)成或非門(mén)507和反相器509的MOS管閾值電壓Vthji大于構(gòu)成反相器502、反相器503和反相器504的MOS管的閾值電壓Vthン因此，可以經(jīng)或非門(mén)507產(chǎn)生ー個(gè)邏輯‘I’脈沖并經(jīng)反相器509反向后在節(jié)點(diǎn)510輸出ー個(gè)邏輯‘0’方形或三角形脈沖。反相器511將節(jié)點(diǎn)510輸出的邏輯‘0’方形或三角形脈沖反向整形為邏輯‘I’脈沖，并傳輸至節(jié)點(diǎn)512，節(jié)點(diǎn)512的邏輯‘I’脈沖使NMOS管513導(dǎo)通，反相器501將信號(hào)輸入端的邏輯‘0’反向并輸出邏輯‘I’至PMOS管514的柵極，PMOS管514保持關(guān)斷。因此，在節(jié)點(diǎn)515輸出邏輯‘0’，節(jié)點(diǎn)515產(chǎn)生的邏輯‘0’脈沖經(jīng)由反相器516和反相器517組成的鎖存器保存并反向后，在信號(hào)輸出端OUT輸出邏輯‘I’。因此，當(dāng)信號(hào)輸出端OUT為邏輯‘I’時(shí)，電壓檢測(cè)電路檢測(cè)出的電源輸出端電壓為高電壓。當(dāng)電壓檢測(cè)電路的電源電壓為低電壓時(shí)，反相器502、反相器503和反相器504的傳輸延時(shí)會(huì)加大，同時(shí)由于構(gòu)成或非門(mén)507和反相器509的MOS管閾值電壓VTH—H大于構(gòu)成反相器502、反相器503和反相器504的MOS管的閾值電壓Vrajj,因此,或非門(mén)507和反相器509的傳輸延時(shí)會(huì)較反相器502、反相器503和反相器504更大，這就使得當(dāng)輸入電壓為低電壓時(shí)，節(jié)點(diǎn)505和節(jié)點(diǎn)506同時(shí)為邏輯‘0’的時(shí)間不足以在節(jié)點(diǎn)510產(chǎn)生ー個(gè)邏輯‘0’方形或三角脈沖，反相器511將輸出邏輯‘0’至節(jié)點(diǎn)512，此時(shí)，NMOS管513始終保持關(guān)斷，節(jié)點(diǎn)515保持初始狀態(tài)時(shí)的邏輯‘I’，節(jié)點(diǎn)515的邏輯‘I’經(jīng)由反相器516和反相器517組成的鎖存器保存并反向后，在信號(hào)輸出端OUT輸出邏輯‘O’。因此，當(dāng)信號(hào)輸出端OUT為邏輯‘0’時(shí)，電壓檢測(cè)電路檢測(cè)出的電源輸出端電壓為低電壓。本說(shuō)明書(shū)中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見(jiàn)即可。對(duì)所公開(kāi)的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開(kāi)的原理和新穎特點(diǎn)相一致的最寬的范圍。
權(quán)利要求
1.ー種電壓檢測(cè)電路，其特征在于，包括 輸入端與信號(hào)輸入端相連，用于根據(jù)所述信號(hào)輸入端信號(hào)生成邏輯脈沖并將其發(fā)送的脈沖發(fā)生器(201); 輸入端與所述脈沖發(fā)生器(201)的輸出端相連，用于將所述脈沖發(fā)生器(201)發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器(202)； 輸入端與所述濾波器(202)的輸出端相連，用于將經(jīng)過(guò)所述濾波器(202)濾波后的邏輯脈沖進(jìn)行反相的反相器(203)； 與所述反相器(203)輸出端相連，用于根據(jù)經(jīng)過(guò)所述反相器(203)反相后的邏輯脈沖控制導(dǎo)通或截止的MOS管(204)； 分別與所述信號(hào)輸入端和MOS管(204)的漏極相連，用于根據(jù)所述信號(hào)輸入端信號(hào)導(dǎo)通或截止的MOS管(205)； 輸入端分別與所述MOS管(204)和MOS管(205)的漏極相連，輸出端與電壓輸出端相連，用于將所述邏輯脈沖狀態(tài)保持并反向的鎖存器(206)。
2.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述MOS管(204)為PMOS管。
3.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述MOS管(205)為NMOS管。
4.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述脈沖發(fā)生器(201)包括反相器(301)、反相器(302)、反相器(303)和反相器(304);其中 所述反相器(301)的輸入端與信號(hào)輸入端相連； 所述反相器(301)、反相器(302)、反相器(303)和反相器(304)依次串聯(lián)。
5.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述濾波器(202)包括與非門(mén)(307)和反相器(309);其中 所述與非門(mén)(307)的輸入端分別與所述第反相器(301)的輸出端和反相器(304)的輸出端相連； 所述反相器(309)的輸入端與所述與非門(mén)(307)的輸出端相連，輸出端與所述反相器(311)的輸入端相連。
6.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述鎖存器(206)包括反相器(316)和反相器(317);其中 所述反相器(316)的輸入端與所述MOS管(314)和MOS管(313)的漏極相連，輸出端與電壓輸出端相連； 所述反相器(317)的輸入端與所述反相器(316)的輸出端相連，輸出端與所述反相器(316)的輸入端相連。
7.ー種電壓檢測(cè)電路，其特征在于，包括 輸入端與信號(hào)輸入端相連，用于根據(jù)所述信號(hào)輸入端信號(hào)生成邏輯脈沖并將其發(fā)送的脈沖發(fā)生器(401)； 輸入端與所述脈沖發(fā)生器(401)的輸出端相連，用于將所述脈沖發(fā)生器(401)發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器(402)； 輸入端與信號(hào)輸入端相連，用于將所述信號(hào)輸入端信號(hào)反相的反相器(403)； 與所述反相器(403)輸出端相連，用于根據(jù)經(jīng)過(guò)所述反相器(403)反相后的邏輯控制導(dǎo)通或截止的MOS管(405)；輸入端與所述濾波器(402)的輸出端相連，用于將經(jīng)過(guò)所述濾波器(402)濾波后的邏輯脈沖進(jìn)行反相的反相器(404)； 與所述反相器(404)輸出端相連，用于根據(jù)經(jīng)過(guò)所述反相器(404)反相后的邏輯脈沖控制導(dǎo)通或截止的MOS管(406)； 輸入端分別與所述MOS管(405)和MOS管(406)的漏極相連，輸出端與電壓輸出端相連，用于將所述邏輯脈沖狀態(tài)保持并反向的鎖存器(407)。
8.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述MOS管(405)為PMOS管。
9.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述MOS管(406)為NMOS管。
10.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述脈沖發(fā)生器(407)包括反相器(502)、反相器(503)和反相器(504);其中 所述反相器(502)的輸入端與信號(hào)輸入端相連； 所述反相器(502)、反相器(503)和反相器(504)依次串聯(lián)。
11.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述濾波器(402)包括或非門(mén)(507)和反相器(509);其中 所述或非門(mén)(507)的輸入端分別與所述反相器(504)的輸出端和信號(hào)輸入端相連； 所述反相器(509)的輸入端與所述或非門(mén)(507)的輸出端相連，輸出端與所述反相器(511)的輸入端相連。
12.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述鎖存器(407)包括反相器(516)和反相器(517);其中 所述反相器(516)的輸入端與所述MOS管(514)和MOS管(513)的漏極相連，輸出端與電壓輸出端相連； 所述反相器(517)的輸入端與所述反相器(516)的輸出端相連，輸出端與所述反相器(516)的輸入端相連。
全文摘要
本發(fā)明公開(kāi)了一種電壓檢測(cè)電路，包括輸入端與信號(hào)輸入端相連，用于根據(jù)信號(hào)輸入端信號(hào)生成邏輯脈沖的脈沖發(fā)生器；輸入端與脈沖發(fā)生器相連，用于將脈沖發(fā)生器發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器；輸入端與濾波器相連，用于將經(jīng)過(guò)濾波器濾波后的邏輯脈沖進(jìn)行反相的第一反相器；與第一反相器相連，用于根據(jù)經(jīng)過(guò)第一反相器反向后的邏輯脈沖導(dǎo)通或截止的第一MOS管；分別與信號(hào)輸入端和第一MOS管的漏極相連，用于根據(jù)信號(hào)輸入端信號(hào)導(dǎo)通或截止的第二MOS管；輸入端分別與第一MOS管和第二MOS管相連，輸出端與電壓輸出端相連，用于將邏輯脈沖狀態(tài)保持并反向的鎖存器。本發(fā)明能實(shí)現(xiàn)電路設(shè)計(jì)簡(jiǎn)單、降低電路功耗和減少集成芯片占用面積。
文檔編號(hào)G01R19/00GK102707124SQ20121021395
公開(kāi)日2012年10月3日 申請(qǐng)日期2012年6月26日 優(yōu)先權(quán)日2012年6月26日
發(fā)明者王林, 鄭堅(jiān)斌, 黃瑞鋒 申請(qǐng)人:蘇州兆芯半導(dǎo)體科技有限公司