專利名稱：一種在fpga中實現(xiàn)glonass衛(wèi)星信號的快速捕獲系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及衛(wèi)星導航領(lǐng)域，特別涉及一種在FPGA中實現(xiàn)GL0NASS衛(wèi)星信號的快速捕獲系統(tǒng)。
背景技術(shù)：
在歐美等國家，接收機的研究和開發(fā)已經(jīng)相對成熟，只是在追求高性能、多樣化接收機方面不斷完善，在諸如微弱信號檢測、信號快速搜索、縮短啟動時間等方面進行不斷改善。近年來，GL0NASS的研究不斷升溫。從1996年12月起，國家測繪局正式向社會提供 GL0NASS的精密星歷數(shù)據(jù)。在接收機研究方面，主要集中在GL0NASS如何滿足車輛、武器、航空、航海、個人手持式導航設(shè)備的要求。對GL0NASS信號的捕獲是GL0NASS接收機的核心技術(shù)之一。針對不同的應用領(lǐng)域，有的捕獲算法側(cè)重于具有較高捕獲靈敏度，有的則側(cè)重于捕獲的速度。FPGA是在專用ASIC的基礎(chǔ)上發(fā)展起來的，它克服了專用ASIC不夠靈活的缺點。 FPGA具有很強的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，便于電路的修改和維護。目前，F(xiàn)PGA的容量已經(jīng)跨過了百萬門級，使得FPGA成為解決系統(tǒng)及設(shè)計的重要選擇方案之一?，F(xiàn)代的很多FPGA內(nèi)部集成了 PLL、DLL、DSP運算單元以及大量的片內(nèi)RAM 存儲塊。由于FPGA的一系列特性，以及導航接收機技術(shù)的發(fā)展要求，使之在導航接收機基帶信號處理中得到了廣泛的使用。對于高動態(tài)的應用場合，對衛(wèi)星信號捕獲速度要求非常高，它直接影響到接收機的首次定位時間，熱啟動時間，失鎖重捕時間等指標。通常采樣的滑動相關(guān)法占用資源少， 但是必須對每個頻點的相位進行相關(guān)，搜索時間過長，不適合在高動態(tài)環(huán)境下使用。匹配濾波器捕獲法，搜索速度快，但是占用很大的硬件資源，在FPGA中實現(xiàn)起來較為困難。頻域 FFT并行捕獲法也是一種快速的捕獲方法，不過需要進行多次大點數(shù)的FFT，IFFT占用的硬件資源也比較多。

發(fā)明內(nèi)容
本發(fā)明提供一種基于在FPGA中實現(xiàn)的對GL0NASS衛(wèi)星信號進行快速捕獲系統(tǒng)，具有占用資源少，捕獲速度快，易于實現(xiàn)等優(yōu)點，適用于在高速運動的載體上對GL0NASS信號進行快速捕獲。為了實現(xiàn)上述發(fā)明目的，本發(fā)明提供以下技術(shù)方案
一種在FPGA中實現(xiàn)GL0NASS衛(wèi)星信號的快速捕獲系統(tǒng)，包括下變頻單元，F(xiàn)IR濾波器單元，采樣與數(shù)據(jù)存儲單元，部分匹配濾波單元，F(xiàn)FT單元，峰值檢測單元，本地碼產(chǎn)生器單元，本地碼采樣存儲單元以及捕獲控制單元；
所述下變頻單元，用于對數(shù)字中頻信號進行下變頻處理，得到I，Q兩路零中頻的數(shù)據(jù)； 所述HR濾波器單元，用于對I，Q兩路零中頻的數(shù)據(jù)進行濾波，濾除帶外噪聲以及高頻信號；所述采樣與數(shù)據(jù)存儲單元，對數(shù)據(jù)信號進行下采樣，并且對數(shù)據(jù)進行存儲，數(shù)據(jù)采樣時間為3ms ；
所述部分匹配濾波單元，完成本地碼與零中頻數(shù)據(jù)的相干累加； 所述FFT單元，完成對匹配濾波后的數(shù)據(jù)進行頻譜分析； 所述峰值檢測單元，用于完成對捕獲峰值的檢測，并且判斷是否捕獲成功； 所述本地碼產(chǎn)生器單元，產(chǎn)生GL0NASS的周期Ims比特率為511kbps的I3R測距碼； 所述本地碼采樣存儲單元，用于對本地碼進行采樣，并且對本地碼的采樣數(shù)據(jù)進行存儲，采樣時間為2ms ；
所述捕獲控制單元，用于產(chǎn)生控制整個捕獲模塊工作的時序控制信號。其中，所述的下變頻單元采用高速時鐘產(chǎn)生本地載波，并且在高速時鐘驅(qū)動下完成下變頻。其中，所述的數(shù)據(jù)存儲單元使用兩級存儲器結(jié)構(gòu)，第一級作為數(shù)據(jù)緩存，第一級數(shù)據(jù)存儲滿后，再將第一級緩存中的數(shù)據(jù)全部輸出至第二級主存儲器。其中，所述的匹配濾波單元使用移位存儲器結(jié)構(gòu)實現(xiàn)零中頻采樣數(shù)據(jù)與本地碼采樣數(shù)據(jù)之間的相對滑動，并且使用多組相關(guān)器快速完成數(shù)據(jù)的相干累加。其中，所述的峰值檢測單元通過對前級FFT的所有運算結(jié)果進行統(tǒng)計，完成門限設(shè)定，峰值檢測，計算出該峰值所對應的多普勒頻移以及本地碼相位的頻移值。其中，所述的捕獲控制單元在捕獲啟動命令到達以后，產(chǎn)生必要的控制信號，協(xié)調(diào)其他各捕獲有序工作。其中，該峰值檢測單元，還包括噪聲功率統(tǒng)計功能，用以產(chǎn)生自適應的捕獲門限， 能根據(jù)噪聲大小，自動調(diào)整門限值。所述本地碼產(chǎn)生器單元，包含一個由9個寄存器組成的移位寄存器，用以產(chǎn)生 GL0NASS的周期Ims比特率為511kbps的I3R測距碼；
所述本地碼采樣存儲單元，用于對本地碼進行采樣，并且對本地碼的采樣數(shù)據(jù)進行存儲，采樣時間為ans。所述捕獲控制單元，用于產(chǎn)生控制整個捕獲模塊工作的時序控制信號；
從上述技術(shù)方案可以看出，本發(fā)明通過對中頻數(shù)據(jù)進行一次3ms采樣，通過高速時鐘讀出存儲的中頻數(shù)據(jù)和本地碼數(shù)據(jù)，然后使用多組相關(guān)器快速完成中頻數(shù)據(jù)與本地碼之間的相關(guān)運算，通過使用移位存儲器實現(xiàn)中頻數(shù)據(jù)與本地碼之間的相對滑動，使用FFT找出中頻數(shù)據(jù)相對于本地載波的多譜勒頻移，達到快速捕獲GL0NASS衛(wèi)星信號的目的。本發(fā)明中對經(jīng)過HR濾波器濾波后的數(shù)據(jù)采用1. 022MHz的頻率對數(shù)據(jù)進行采樣， 每個采樣數(shù)據(jù)用4bit表示，然后再存儲。對于I、Q兩路信號各存儲:3ms，約使用M576bit 的FPGA片內(nèi)存儲器。相關(guān)器也僅需要32組。因此占用的FPGA資源較少。


圖1為本發(fā)明實施例提供的GL0NASS快速捕獲整體方案原理圖； 圖2為本發(fā)明實施例提供的本地碼產(chǎn)生器單元原理圖3為本發(fā)明實施例提供的部分匹配濾波單元原理圖； 圖4為本發(fā)明實施例提供的峰值檢測單元原理圖。
具體實施例方式為了更好的理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖詳細描述本發(fā)明提供的實施例。本發(fā)明實施例提供一種基于FPGA中實現(xiàn)的對GL0NASS衛(wèi)星信號進行快速捕獲系統(tǒng)。該捕獲系統(tǒng)用于GL0NASS衛(wèi)星接收機基帶處理中，能夠?qū)/D轉(zhuǎn)換后的數(shù)字中頻信號進行處理，快速計算出該中頻信號相對于本地載波的多普勒頻移，以及相對于本地碼產(chǎn)生器的碼相位偏移。其核心內(nèi)容之一是采樣及數(shù)據(jù)存儲單元與部分匹配濾波單元，通過特殊的數(shù)據(jù)存儲方式以及數(shù)據(jù)移動操作，實現(xiàn)數(shù)據(jù)與本地碼之間的快速相對滑動。如圖1，該捕獲策略是一種基于FFT的捕獲系統(tǒng)。GL0NASS采用的是FDMA調(diào)制方式，每顆衛(wèi)星使用的是相同的測距碼，調(diào)制于不同的頻率上。本地碼產(chǎn)生器單元108產(chǎn)生的本地差距碼對于每顆衛(wèi)星都是相同的。對于不同衛(wèi)星的捕獲只需要改變下變頻單元101中的本地載波的頻率即可。捕獲控制單元107接收到捕獲啟動命令后，根需要捕獲的衛(wèi)星號， 設(shè)置下變頻單元101的本地載波頻率，將輸入的數(shù)字中頻經(jīng)過與本地載波相乘后實現(xiàn)下變頻，然后HR濾波單元102對下變頻后的數(shù)據(jù)進行低通濾波，濾除高頻及帶外噪聲信號。本地碼產(chǎn)生器單元108產(chǎn)生比特率為5111ibpS的本地測距碼C碼，送入本地碼采樣存儲單元 109。在本地碼采樣存儲單元109中先對本地碼以兩倍于本地碼的速率1. 022MHz進行采樣后串/并轉(zhuǎn)換，每32個采樣值作為一個字，依次存儲在存儲器內(nèi)，共采樣64個字后停止采樣操作。采樣及數(shù)據(jù)存儲單元103與本地碼采樣存儲單元109同時啟動，總采樣數(shù)據(jù)存儲量為:3ms，其中數(shù)據(jù)存儲單元103存儲1ms，部分匹配濾波單元104中移位存儲器存儲ans。 數(shù)據(jù)存儲單元103采用兩級存儲器，第一級做為數(shù)據(jù)緩存，在第二級存儲器存滿后，立即啟動第一級存儲器，同時將第二級存儲器中的數(shù)據(jù)全部輸出到部分匹配濾波單元104中的移位存儲器中。在部分匹配濾波單元104中的移位存儲器存儲完2ms的數(shù)據(jù)以及第3ms的數(shù)據(jù)存入數(shù)據(jù)存儲單元103中的第二級存儲器后，數(shù)據(jù)采樣停止。當103和109中的數(shù)據(jù)采集停止后，部分匹配濾波單元104開始進行本地碼與采樣數(shù)據(jù)之間的相關(guān)運算，每個時鐘周期完成I、Q兩路數(shù)據(jù)各32個采樣點數(shù)據(jù)的相干累加， 累加后的數(shù)據(jù)FFT單元105進行64點FFT運算，F(xiàn)FT單元采用流水線設(shè)計，每64個時鐘周期完成1個碼相位相關(guān)的運算。FFT的運算結(jié)果最后送入峰值檢測單元106，進行峰值檢測和捕獲結(jié)果判斷。本發(fā)明實施還提供一種本地測距碼及其碼相位產(chǎn)生的電路原理，應用在本地碼產(chǎn)生器單元108中，如圖2，該電路原理包括以下部分
201、一個0-510的計數(shù)器，計數(shù)值代表本地測距碼的相位。在計數(shù)達到510時輸出一個置位信號，將202中的所有D觸發(fā)器設(shè)置為“ 1 ” ；
202、一個由9位D觸發(fā)器組成的移位寄存器組，用于產(chǎn)生本地測距碼。本發(fā)明實施還提供一種快速實現(xiàn)數(shù)據(jù)與本地碼之間產(chǎn)生相對滑動的方法，應用在部分匹配濾波單元104，如圖3，該方法主要包括以下部分
301、選擇器單元，用于選擇移位存儲器單元302的輸入數(shù)據(jù)是從采樣及數(shù)據(jù)存儲單元103處提取還是從選擇移位存儲器單元302自身的輸出提??；
302、移位存儲器單元，用于實現(xiàn)數(shù)據(jù)的移動，共有32個抽頭輸出數(shù)據(jù)；
303、乘法器組單元，用于本地碼與移位存儲器單元302輸出數(shù)據(jù)進行相乘；
304、加法器單元，用于將乘法器組單元303的輸出通過多級加法器實現(xiàn)相加操作。本發(fā)明實施還提供一種峰值檢測和檢測門限產(chǎn)生的方法，如圖4，該方法主要包括以下部分
401、最大值檢測單元，用于檢測出數(shù)據(jù)的最大值；
402、累加器單元，將所有數(shù)據(jù)進行累加；
403、門限產(chǎn)生單元，用于對累加器單元402輸出的數(shù)據(jù)進行一點比例的縮放，得到合適的捕獲門限值；
404、比較單元，對最大值檢測單元401和累加器單元403輸出的數(shù)據(jù)進行比較，以確定是否捕獲成功；
405、碼相位計數(shù)單元，用于記錄當前FFT數(shù)據(jù)對應的碼相位；
406、頻率存儲單元，保存最大值檢測單元401中的最大值對應的多普勒頻移；
407、碼相位存儲單元，保存最大值檢測單元401中的最大值對應的輸入中頻信號與本地碼之間的相對碼相位偏移值。以上對本發(fā)明實施例所提供的一種FPGA中實現(xiàn)GL0NASS衛(wèi)星信號在高動態(tài)環(huán)境下的快速捕獲系統(tǒng)進行了詳細介紹，依據(jù)本發(fā)明實施例的思想，在具體實施方式
及應用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應理解為對本發(fā)明的限制。
權(quán)利要求
1.一種在FPGA中實現(xiàn)GL0NASS衛(wèi)星信號的快速捕獲系統(tǒng)，其特征在于所述的系統(tǒng)包括下變頻單元，F(xiàn)IR濾波器單元，采樣與數(shù)據(jù)存儲單元，部分匹配濾波單元，F(xiàn)FT單元，峰值檢測單元，本地碼產(chǎn)生器單元，本地碼采樣存儲單元以及捕獲控制單元；所述下變頻單元，用于對數(shù)字中頻信號進行下變頻處理，得到I，Q兩路零中頻的數(shù)據(jù)；所述HR濾波器單元，用于對I，Q兩路零中頻的數(shù)據(jù)進行濾波，濾除帶外噪聲以及高頻信號；所述采樣與數(shù)據(jù)存儲單元，對數(shù)據(jù)信號進行下采樣，并且對數(shù)據(jù)進行存儲，數(shù)據(jù)采樣時間為3ms ；所述部分匹配濾波單元，完成本地碼與零中頻數(shù)據(jù)的相干累加；所述FFT單元，完成對匹配濾波后的數(shù)據(jù)進行頻譜分析；所述峰值檢測單元，用于完成對捕獲峰值的檢測，并且判斷是否捕獲成功；所述本地碼產(chǎn)生器單元，產(chǎn)生GL0NASS的周期Ims比特率為5111cbpS的I3R測距碼；所述本地碼采樣存儲單元，用于對本地碼進行采樣，并且對本地碼的采樣數(shù)據(jù)進行存儲，采樣時間為2ms ；所述捕獲控制單元，用于產(chǎn)生控制整個捕獲模塊工作的時序控制信號。
2.根據(jù)權(quán)利要求1所述的一種在FPGA中實現(xiàn)GL0NASS衛(wèi)星信號的快速捕獲系統(tǒng)，其特征在于，所述的下變頻單元采用高速時鐘產(chǎn)生本地載波，并且在高速時鐘驅(qū)動下完成下變頻。
3.根據(jù)權(quán)利要求1所述的一種在FPGA中實現(xiàn)GL0NASS衛(wèi)星信號的快速捕獲系統(tǒng)，其特征在于，所述的數(shù)據(jù)存儲單元使用兩級存儲器結(jié)構(gòu)，第一級作為數(shù)據(jù)緩存，第一級數(shù)據(jù)存儲滿后，再將第一級緩存中的數(shù)據(jù)全部輸出至第二級主存儲器。
4.根據(jù)權(quán)利要求1所述的一種在FPGA中實現(xiàn)GL0NASS衛(wèi)星信號的快速捕獲系統(tǒng)，其特征在于，所述的匹配濾波單元使用移位存儲器結(jié)構(gòu)實現(xiàn)零中頻采樣數(shù)據(jù)與本地碼采樣數(shù)據(jù)之間的相對滑動，并且使用多組相關(guān)器快速完成數(shù)據(jù)的相干累加。
5.根據(jù)權(quán)利要求1所述的一種在FPGA中實現(xiàn)GL0NASS衛(wèi)星信號的快速捕獲系統(tǒng)，其特征在于，所述的峰值檢測單元通過對前級FFT的所有運算結(jié)果進行統(tǒng)計，完成門限設(shè)定，峰值檢測，計算出該峰值所對應的多普勒頻移以及本地碼相位的頻移值。
6.根據(jù)權(quán)利要求1所述的一種在FPGA中實現(xiàn)GL0NASS衛(wèi)星信號的快速捕獲系統(tǒng)，其特征在于，所述的捕獲控制單元在捕獲啟動命令到達以后，產(chǎn)生必要的控制信號，協(xié)調(diào)其他各捕獲有序工作。
全文摘要
本發(fā)明提供了一種在FPGA中實現(xiàn)GLONASS衛(wèi)星信號的快速捕獲系統(tǒng)，該系統(tǒng)通過使用高速時鐘驅(qū)動整個捕獲電路，對下變頻后的數(shù)據(jù)進行濾波、下采樣，然后對數(shù)據(jù)進行存儲，同時對本地碼也進行采樣、存儲。在數(shù)據(jù)存儲完成后，控制單元控制數(shù)據(jù)存儲器以及本地碼存儲器中的數(shù)據(jù)輸出，在部分匹配濾波單元完成數(shù)據(jù)的相關(guān)及累加。FFT單元負責對部分匹配濾波后的數(shù)據(jù)進行頻譜分析，最后通過對FFT的運算結(jié)果計算捕獲門限，及峰值檢測后輸出峰值對應的多普勒頻移和碼相位，完成GLONASS信號的快速捕獲。本發(fā)明具有捕獲速度快，占用資源少，適用于高動態(tài)環(huán)境下GLONASS接收機的對衛(wèi)星信號的快速捕獲。
文檔編號G01S19/29GK102540217SQ20121002369
公開日2012年7月4日 申請日期2012年2月3日 優(yōu)先權(quán)日2012年2月3日
發(fā)明者不公告發(fā)明人 申請人:重慶九洲星熠導航設(shè)備有限公司