專利名稱：失效分析專用載板、測試設(shè)備、芯片電性失效分析的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種芯片電性失效分析的檢測裝置、設(shè)備和方法。
背景技術(shù)：
在提高產(chǎn)品良率的過程中，產(chǎn)品工程師需要對問題產(chǎn)品進行電性以及物理失效分析，從而對產(chǎn)品進行診斷。通過電性失效分析，往往可以找出缺陷在版圖上的位置，為明確缺陷的具體情況，需再進行物理失效分析，主要包括剝層、聚焦離子束(FIB)、掃描電子顯微鏡(SEM)、透射電子顯微鏡(TEM)、VC定位技術(shù)和缺陷化學成分分析。電性失效分析是物理失效分析的前提，物理失效分析結(jié)果是電性失效分析的目的和佐證。在失效分析中，各個步驟工作配合應(yīng)用，缺一不可。通常使用的方法包括:使用自動測試設(shè)備進行電性失效分析對失效的位置進行定位。對于邏輯產(chǎn)品的功能測試項目的失效位置定位通常使用設(shè)計輔助測試的分析手法；對電流異常則使用熱點失效定位分析法。熱點失效定位分析分為靜態(tài)和動態(tài)兩種模式，靜態(tài)熱點分析只需要提供電源和接地，而動態(tài)熱點分析則需要自動測試設(shè)備來輸入動態(tài)信號。IDDQ失效定位則要求進行動態(tài)熱點分析。IDDQ失效定位動態(tài)熱點分析包括:當被測器件處于激活狀態(tài)時，即測試機被測器件供給電源時，失效位置可能會有異常電流聚集，這會出現(xiàn)兩種現(xiàn)象:一種現(xiàn)象是聚集的電流會發(fā)出異常的大量光子；另一種現(xiàn)象是當激光掃描到失效位置時，通過電源線的電流會出現(xiàn)異常波動。這兩種現(xiàn)象能夠被我們的分析儀器發(fā)現(xiàn)并作為熱點圖存儲下來。接下來就可以根據(jù)熱點圖，做物理失效分析。即切開被測器件，找到失效位置。當失效位置被找到，看到其物理現(xiàn)象例如TEM(穿透電子顯微鏡)圖片，工程師可以分析出合理的失效原因并通知制造部門。制造部門根據(jù)分析結(jié)果來調(diào)整制造工藝或者其他因素避免同類問題的發(fā)生。這樣使得下一批次的產(chǎn)品出廠時良率得到改善。對于上述的動態(tài)熱點分析的測試樣品的制備，傳統(tǒng)上有兩種樣品制備方法:1)定制插座法；2)剝離芯片接線法。通常的定制插座法進行失效分析的流程如圖1所示，其為:設(shè)計定制專用插座及電路板；將待測芯片開蓋；輸入測試信號，所述測試信號通過電路傳輸至芯片；進行激光掃描，并通過高倍透鏡觀察看是否抓到異常熱點；若發(fā)現(xiàn)有異常熱點，則將此芯片進入物理失效分析階段；沒有發(fā)現(xiàn)有異常熱點，則將另一待測芯片開蓋進行測試。其中，對于不同型號的待測芯片需要專門設(shè)計定制不同的專用插座及電路板。進行測試的時候，待測芯片需要進行開蓋，固定在插座上，插座插在電路板上，電路板在安裝在測試機臺上。如圖2所示，待測芯片(未標示)進行開蓋窗口 2，露出封裝外殼34里的裸芯片41，插座(未標示)上的夾子75夾住封裝外殼34的邊緣把待測芯片固定在插座上。插座插在電路板7的測試位置上。電路板7上還包括與測試機臺進行信號傳輸?shù)你~柱I構(gòu)成的針腳陣列。進行測試時如圖3所示，其中圖4為圖3的細節(jié)放大圖。測試機臺給待測芯片輸入動態(tài)信號，同時通過激光掃描儀器對待測芯片進行激光掃描，通過(XD((XD圖像傳感器，Charged Coupled Device)發(fā)現(xiàn)芯片被激光掃描的電流狀況具有異常情況,并由CCD把電流異常的地方標記熱點，用高倍光學鏡頭拍下被測芯片圖片，并結(jié)合異常電流處的熱點形成熱點圖保留下來。其中，高倍透鏡鏡頭8和待測芯片4之間的距離hi受插座的夾子75的高度限制，不能太近?？墒歉弑堵淑R頭的焦距很小，小于插座夾子75的高度，所以在測試時不能使用高倍率鏡頭。而用低倍率鏡頭，又會使得高倍光學鏡頭拍的圖片精確度不夠而降低物理失效分析時找到失效位置的成功率。并且測試機臺給待測芯片4的信號是沿著銅柱1-電路板線路78-插座引腳581-插座線路58-彈簧針51-凸球6 (或芯片4的引腳)的路徑傳輸?shù)摹＿@樣一個路徑中，接觸連接點太多，并且周折復(fù)雜，容易受到外界的干擾和接觸不良的影響。其中，定制插座法是把待測芯片開蓋后，固定在定制專用插座及電路板上。而由于插座需要針對不同的芯片定制，其制作工藝復(fù)雜，每次要測不同的芯片都要重新經(jīng)歷一遍設(shè)計、開模、生產(chǎn)、組裝等過程，再加上其與芯片的對準精度要求很高，故一般都要委托國外的廠家制作，運輸很麻煩。這樣一個過程，一般需要兩三個月。而剝離芯片接線法是把芯片從封裝結(jié)構(gòu)中取出來，附在載片上，再用金屬線將芯片管腳與外部連線通過焊接連接，測試信號通過接線傳輸至芯片。這樣一種方式，不能處理大管腳數(shù)芯片，因為管腳過多，焊接成功率很低，或者管腳排列復(fù)雜則無法全部成功焊接。需要一種能夠方便快捷的完成硬件準備，且能夠容易的實現(xiàn)大管腳數(shù)目芯片測試的芯片失效分析的方法。

發(fā)明內(nèi)容
為了實現(xiàn)上述目的，本發(fā)明提高了一種芯片電性失效分析的方法，包括:針對待測芯片設(shè)計專用載板，所述載板包括位于待測芯片容納區(qū)域的焊盤陣列、用于與測試機臺進行信號傳輸?shù)尼樐_陣列，以及連接所述針腳陣列和焊盤陣列的金屬連線.-^4 ，將待測芯片采用SMT技術(shù)貼裝于所述載板上；將貼裝好的待測芯片開蓋；輸入測試信號，所述測試信號通過載板的針腳陣列傳輸至待測芯片；進行激光掃描，并通過高倍透鏡觀察看是否抓到異常熱點；若發(fā)現(xiàn)有異常熱點，則將此芯片進入物理失效分析階段；沒有發(fā)現(xiàn)有異常熱點，則將另一待測芯片開蓋進行測試。可選的，利用硝酸、硫酸或兩者的混合物進行所述開蓋步驟?？蛇x的，采用激光開蓋進行所述開蓋步驟。
本發(fā)明還提出了一種用于芯片電性失效分析的專用載板，所述載板包括位于待測芯片容納區(qū)域的焊盤陣列、用于與測試機臺進行信號傳輸?shù)尼樐_陣列，以及連接所述針腳陣列和焊盤陣列的金屬連線。可選的，所述定制待測芯片載板另包括:所述專用載板為PCB板。本發(fā)明另提出了一種芯片失效分析的測試設(shè)備，包括:前面所述的專用載板；以SMT技術(shù)固定在專用載板上的待測芯片。可選的，所述待測芯片的封裝類型為DIP、S0P、S0J、QFP、QFN、BGA中的一種?？蛇x的，所述測試機臺還包括用于擱置所述專用載板的分析測試臺，所述分析測試臺上方設(shè)置有高倍率鏡頭。可選的，還包括激光掃描裝置。與現(xiàn)有技術(shù)相比，本發(fā)明能夠方便快捷的完成硬件準備，且能夠容易的實現(xiàn)大管腳數(shù)目芯片測試的芯片失效分析的方法。


圖1至圖4為現(xiàn)有技術(shù)中利用定制插座法進行失效分析的示意圖。圖5為本發(fā)明的芯片電性失效分析方法的流程圖。圖6至圖8為利用針對待測芯片設(shè)計的專用載板進行失效分析的示意圖。
具體實施例方式本發(fā)明的芯片電性失效分析的方法針對待測芯片設(shè)計專用載板進行失效分析，待測芯片通過SMT技術(shù)固定在所述載板的測試位置。針對待測芯片設(shè)計專用載板具體的本發(fā)明芯片電性失效分析方法如圖5所示，包括:針對待測芯片設(shè)計專用載板；將待測芯片采用SMT技術(shù)貼裝于載板上；將貼裝好的待測芯片開蓋；輸入測試信號，所述測試信號通過載板的針腳陣列傳輸至芯片；進行激光掃描，并通過高倍透鏡觀察看是否抓到異常熱點；若發(fā)現(xiàn)有異常熱點，則將此芯片進入物理失效分析階段；若沒有發(fā)現(xiàn)有異常熱點，則將另一待測芯片開蓋進行測試。下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施方式
的限制。需要說明的是，提供這些附圖的目的是有助于理解本發(fā)明的實施例，而不應(yīng)解釋為對本發(fā)明的不當?shù)南拗?。為了更清楚起見，圖中所示尺寸并未按比例繪制，可能會作放大、縮小或其他改變。對于大管腳數(shù)目的芯片來說，其內(nèi)部電路復(fù)雜，管腳數(shù)目巨大，但是芯片面積很小，所以管腳很小，并且密度很高。在一些高級的封裝形式中，管腳已經(jīng)從引腳形式演變成密度很大的凸球陣列。怎樣實現(xiàn)大管腳數(shù)目的芯片的引腳與測試機臺的輸入針腳精準的對準和連接，是一定要解決的難題。而測試信號的傳輸路徑的不易受干擾性或者易于實現(xiàn)接觸準確也是很重要的方面。同時，測試時，鏡頭需要使用高倍率的鏡頭才能清晰的掃描到內(nèi)部電路復(fù)雜精細的芯片，這要求鏡頭和待測芯片之間的距離要能夠足夠的小。并且，進行芯片測試是要發(fā)現(xiàn)失效原因，從而能夠反饋給前面的生產(chǎn)流程以作針對性的改進。所以測試時間越短就能越快的發(fā)現(xiàn)原因，從而能盡快的對芯片的制造生產(chǎn)進行改進。所以，如果采用定制插座法來進行大管腳芯片的測試，插座上的對應(yīng)待測芯片管腳的接觸點和彈簧針的精細和精密的程度要求很高，制作工藝要求嚴格。一般來說，需要到國外的測試設(shè)備生產(chǎn)廠商進行定制，然后，測試設(shè)備生產(chǎn)廠商再從設(shè)計、開模等等工序開始進行生產(chǎn)。等到測試人員得到所需的插座，至少需要兩三個月。這樣使得測試周期大大增力口，失效原因要等待至少兩三個月才能被發(fā)現(xiàn)，然后才能針對性的在設(shè)計或者工藝等方面進行改進。對于飛速發(fā)展的集成電路產(chǎn)業(yè)來說，這樣長的測試時間帶來的時間成本是非常巨大的。本發(fā)明的針對待測芯片設(shè)計專用載板，所述載板取消了定制插座法中的定制插座，即電路板上的測試區(qū)域沒有用于固定插座的設(shè)置，取而代之的是采用SMT技術(shù)貼裝上的待測芯片。SMT是Surface Mounted Technology的縮寫，意為表面組裝技術(shù)(表面貼裝技術(shù))，是一種無須對PCB穿孔插裝而直接將元器件貼焊到PCB表面規(guī)定位置上的裝聯(lián)技術(shù)。其具有組裝密度高、可靠性高、抗振能力強、焊點缺陷率低、高頻特性好、易于實現(xiàn)自動化生產(chǎn)等優(yōu)點。隨著電子產(chǎn)品的微型化，SMT是電子裝聯(lián)技術(shù)的發(fā)展趨勢，其尤其表現(xiàn)在SMT技術(shù)適用于現(xiàn)在功能強大而引腳眾多的集成電路芯片的組裝。原有的對PCB穿孔插裝技術(shù)(THT)已不能適應(yīng)大規(guī)模、高集成度的集成電路芯片，所以，這些芯片也都不得不采用表面貼片元件的封裝?，F(xiàn)能夠適應(yīng)現(xiàn)有表面貼裝有源元件的封裝類型主要有:DIP(dual in-linepackage 雙列直插封裝)、SOP (Small Outline Package 小外形封裝)、SOJ (Small Out-LineJ-Leaded Package 小尺寸封裝)、QFP (Quad flat package 四面引線扁平封裝)、QFN(quadflat non-leaded package四側(cè)無引腳扁平封裝)、BGA(Ball Grid Array球柵陣列結(jié)構(gòu))等等。其中，QFP, QFN, BGA等封裝形式的芯片一般都是引腳數(shù)目可以超過一百的芯片，SMT的技術(shù)能力已經(jīng)能夠保證它們的電連接的精度，即表面貼裝技術(shù)適應(yīng)大規(guī)模、高集成度的集成電路芯片的貼裝。所以，運用SMT技術(shù)制作本發(fā)明的專用載板也能夠保證待測芯片的引腳和測試電路板的對準的精度，從而保證測試的精準。本發(fā)明針對待測芯片設(shè)計的專用載板可以采用PCB板，其上還包括用于和測試機臺連接的布線(金屬連線)。運用成熟的PCB版圖工藝，能夠?qū)崿F(xiàn)大管腳數(shù)目的待測芯片的引腳和與測試機臺進行信號傳輸?shù)尼樐_陣列之間的布線。而現(xiàn)有的PCB工藝，已經(jīng)能夠?qū)CB板的厚度控制在I 3mm,—般為1.6mm左右。芯片的厚度一般小于2mm。所以，制得的載板加上芯片的厚度，在鏡頭下面的高度很小，滿足高倍率鏡頭較小焦距的要求。以下以一具體實例，結(jié)合圖6至圖8來詳細說明運用本發(fā)明針對待測芯片設(shè)計的專用載板進行測試的方式:I)設(shè)計針對待測芯片設(shè)計專用載板；所述待測芯片為引腳中心距為1.5mm的360引腳的BGA，其僅為31mm見方。從某批次出現(xiàn)問題需要進行失效分析的芯片中隨機抽取10顆作為測試樣品，即為本實施例的待測芯片。所述載板，其為PCB板，其上包括用于芯片與測試機臺之間信號傳輸?shù)尼樐_陣列、待測芯片設(shè)置區(qū)域的焊盤陣列，以及所述針腳陣列和焊盤陣列之間的金屬連線。針腳一般為銅柱，其數(shù)目和芯片的輸入輸出引腳相適應(yīng)。PCB可以為一層板或多層板，優(yōu)選的，在本實施例中為三層板。板厚為1.6mm。制作電路板的數(shù)目為10塊。2)將待測芯片采用SMT技術(shù)貼裝于載板上；采用SMT技術(shù)將10顆待測芯片——貼裝在10塊電路板上。由于SMT技術(shù)非常成熟，能夠?qū)崿F(xiàn)本實施例中待測芯片準確貼裝的廠商也很容易找。一般來說，PCB板的制作和把待測芯片通過SMT貼裝上可以在一個禮拜左右完成，即一個禮拜左右的時間里就可以開始進行測試。3)將貼裝好的待測芯片開蓋；開蓋的方式為用硝酸、硫酸或兩者的混合物進行化學法開蓋，或采用激光開蓋，具體為將裸芯片的區(qū)域信息輸入切割設(shè)備中，再用激光在芯片表面進行切割。優(yōu)選為采用激光開蓋，這種開蓋方法不損傷裸芯片，不帶來新的失效因素。本發(fā)明的測試方法中，在開蓋之后不需要處理金線及取出裸芯片。只要開蓋，露出封裝外殼內(nèi)的裸芯片就可以了。將待測芯片開蓋后的載板的情況如圖6所示，載板7'的一側(cè)為銅柱I'構(gòu)成的針腳陣列，適用于和測試機臺進行連接，接受測試機臺輸入的測試信號。其測試位置為待測芯片，其封裝外殼34'的頂蓋已經(jīng)被進行了開蓋處理，窗口 2'內(nèi)露出裸芯片41'。載板7'內(nèi)部還有連接銅柱I,和待測芯片引腳的金屬連線(未圖示)，但本領(lǐng)域技術(shù)人員能夠理解其結(jié)構(gòu)和連接方式。4)測試信號通過載板針腳陣列傳輸至芯片；將其中一塊開好蓋的載板安裝在測試機臺的分析測試臺上。通過載板上的針腳陣列與測試機臺進行信號傳輸。由測試機臺給芯片提供動態(tài)測試信號進行動態(tài)熱點分析。如圖7所示，由于沒有定制插座法中的插座，以及插座上的用于固定芯片的夾子的高度。高倍透鏡鏡頭8'和載板7'上的待測芯片4'的距離h2不受載板7'上的結(jié)構(gòu)限制，h2可以達到非常小，即鏡頭和裸芯片的距離最小甚至也即是待測芯片的封裝外殼的厚度，其一般不到2_。故在本發(fā)明中可以使用高倍率的鏡頭，其不會受到鏡頭和裸芯片的距離的局限，而不能滿足其焦距要求。對于內(nèi)部為復(fù)雜電路結(jié)構(gòu)的多管腳待測芯片，和芯片面積非常小，即電路密度很大的裸芯片來說，可以采用高倍率的鏡頭提高了其測試的準確度。另外，再如圖8所示，測試機臺給待測芯片4'的信號是沿著銅柱I'-金屬連線78'(電路板線路)_凸球6(或芯片4'的引腳)的路徑傳輸?shù)?。減少了在定制插座法中“插座引腳-插座線路-彈簧針”的路徑中，接觸連接點大大減少，信號直接通過PCB板上的金屬連線從銅柱P傳輸?shù)叫酒_，不容易受到外界的干擾和接觸不良的影響，減少了芯片以外的失效因素。5)通過高倍率透鏡觀察看是否抓到異常熱點；通過CXD發(fā)現(xiàn)芯片被激光掃描的電流狀況具有異常情況，并由CXD把電流異常的地方標記熱點，用高倍光學鏡頭拍下被測芯片圖片，并結(jié)合異常電流處的熱點形成熱點圖保留下來。6)若發(fā)現(xiàn)有異常熱點，則將此芯片進入物理失效分析階段；沒有發(fā)現(xiàn)有異常熱點，則將另一待測芯片開蓋進行測試。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種芯片電性失效分析的方法，其特征在于，包括: 針對待測芯片設(shè)計專用載板，所述載板包括位于待測芯片容納區(qū)域的焊盤陣列、用于與測試機臺進行信號傳輸?shù)尼樐_陣列，以及連接所述針腳陣列和焊盤陣列的金屬連線； 將待測芯片采用SMT技術(shù)貼裝于所述載板上； 將貼裝好的待測芯片開蓋； 輸入測試信號，所述測試信號通過載板的針腳陣列傳輸至待測芯片； 進行激光掃描，并通過高倍透鏡觀察看是否抓到異常熱點； 若發(fā)現(xiàn)有異常熱點，則將此芯片進入物理失效分析階段； 若沒有發(fā)現(xiàn)有異常熱點，則將另一待測芯片開蓋進行測試。
2.如權(quán)利要求1所述的芯片電性失效分析的方法，其特征在于，利用硝酸、硫酸或兩者的混合物進行所述開蓋步驟。
3.如權(quán)利要求1所述的芯片電性失效分析的方法，其特征在于，采用激光開蓋進行所述開蓋步驟。
4.一種用于芯片電性失效分析的針對待測芯片設(shè)計專用載板，其特征在于，所述載板包括位于待測芯片容納區(qū)域的焊盤陣列、用于與測試機臺進行信號傳輸?shù)尼樐_陣列，以及連接所述針腳陣列和焊盤陣列的金屬連線。
5.如權(quán)利要求4所述的專用載板，其特征在于，所述載板為PCB板。
6.一種芯片失效分析的測試設(shè)備，其特征在于，包括: 如權(quán)利要求4或5所述的專用載板； 以SMT技術(shù)固定在專用載板上的待測芯片。
7.如權(quán)利要求6所述的測試設(shè)備，其特征在于，所述待測芯片的封裝類型為DIP、SOP、SOJ, QFP, QFN、BGA 中的一種。
8.如權(quán)利要求6所述的測試設(shè)備，其特征在于，所述測試機臺還包括用于擱置所述針對待測芯片設(shè)計專用載板的分析測試臺，所述分析測試臺上方設(shè)置有高倍率鏡頭。
9.如權(quán)利要求6所述的測試設(shè)備，其特征在于，還包括激光掃描裝置。
全文摘要
本發(fā)明提供一種針對待測芯片設(shè)計專用載板、測試設(shè)備、芯片電性失效分析的方法，所述方法包括針對待測芯片設(shè)計專用載板，所述載板包括位于待測芯片容納區(qū)域的焊盤陣列、用于與測試機臺進行信號傳輸?shù)尼樐_陣列，以及連接所述針腳陣列和焊盤陣列的金屬連線；將待測芯片采用SMT技術(shù)貼裝于所述載板上。本發(fā)明提供的芯片電性失效分析的方法和用于芯片電性失效分析的專用載板以及測試設(shè)備能夠方便快捷的完成硬件準備，且能夠容易的實現(xiàn)大管腳數(shù)目芯片測試的芯片失效分析。
文檔編號G01R1/04GK103185856SQ201110459688
公開日2013年7月3日 申請日期2011年12月31日 優(yōu)先權(quán)日2011年12月31日
發(fā)明者熊曉東, 劉喆秋 申請人:中芯國際集成電路制造(上海)有限公司