專利名稱：一種用于測試衛(wèi)星導航接收機的基帶芯片的裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于集成電路測試裝置領(lǐng)域，特別涉及衛(wèi)星導航接收機的基帶芯片的 測試裝置。
背景技術(shù)：
目前對于衛(wèi)星導航接收機的基帶芯片的驗證和測試，主要采用如下方法1、寄存器傳輸級(Register Transfer Level)驗證用算法鏈路產(chǎn)生的測試激勵 (數(shù)字中頻信號)，送入待測基帶芯片，觀測基帶芯片輸出，分析輸出結(jié)果的正確性。該方法 的優(yōu)點是1)能夠在時鐘周期(cycle)級別上判定基帶芯片是否在正確的時間點上輸出結(jié) 果；2)能夠在比特級別上判定基帶芯片輸出結(jié)果的正確性；3)方便測試故障的復現(xiàn)。該方 法的缺點是1)算法鏈路產(chǎn)生的測試激勵無法完全模擬實際衛(wèi)星信號經(jīng)射頻子系統(tǒng)的情 況；2)寄存器傳輸級驗證的速度較慢，如果進行軟硬件協(xié)同仿真則速度更慢。2、采用衛(wèi)星信號模擬器進行驗證和測試用專用的衛(wèi)星信號模擬器，模擬產(chǎn)生衛(wèi) 星發(fā)出的射頻信號，經(jīng)射頻子系統(tǒng)后變成數(shù)字中頻信號，送入待測基帶芯片，觀測基帶芯片 輸出，分析輸出結(jié)果的正確性。該方法的優(yōu)點是1)能夠模擬較多的工作場景，可進行大部 分的性能指標測試；2)待測芯片以實際速率工作，驗證速度比寄存器傳輸級驗證快；3)同 時也對射頻子系統(tǒng)進行了驗證；4)方便測試故障的復現(xiàn)。該方法的缺點是1)專用的衛(wèi)星信號模擬器價格高昂， 國產(chǎn)設備在幾十萬元數(shù)量級，進口設備在百萬元數(shù)量級，如果要搭建多套測試平臺，則需要 多套衛(wèi)星信號模擬器，所需費用一般企業(yè)可能無法承受；2)專用的衛(wèi)星信號模擬器仍然無 法完全替代實際衛(wèi)星信號；3)無法判定基帶芯片是否在正確的時間點上輸出結(jié)果；4)無法 在比特級別上判定基帶芯片輸出結(jié)果的正確性。3、接收天上的實際衛(wèi)星信號，進行驗證和測試采用天線接收天上實際的衛(wèi)星信 號，經(jīng)射頻子系統(tǒng)后變成數(shù)字中頻信號，送入待測基帶芯片，觀測基帶芯片輸出，分析輸出 結(jié)果的正確性。該方法的優(yōu)點是1)能夠驗證待測芯片在實際工作場景的表現(xiàn)；2)待測 芯片以實際速率工作，驗證速度比寄存器傳輸級驗證快；3)同時也對射頻子系統(tǒng)進行了驗 證；4)可同時搭建多套測試平臺。該方法的缺點是1)很多性能指標無法測試；2)對于某 些測試故障的復現(xiàn)比較困難；3)無法判定基帶芯片是否在正確的時間點上輸出結(jié)果；4)無 法在比特級別上判定基帶芯片輸出結(jié)果的正確性。附圖一給出了上述方法2和方法3的衛(wèi)星導航接收機測試裝置的示意圖(注上 述方法1的寄存器傳輸級驗證平臺都是在工作站軟環(huán)境上實現(xiàn)，雖不在附圖一中體現(xiàn)，但 工作原理類似)。該測試裝置包括射頻子系統(tǒng)、信號來源選擇器、測試結(jié)果判斷子系統(tǒng)。實 際工作時，根據(jù)輸入選擇器的設定，射頻子系統(tǒng)的信號來源，可來自實際天線或?qū)Ｓ眯l(wèi)星信 號模擬器，射頻信號經(jīng)射頻子系統(tǒng)處理后輸出數(shù)字中頻信號給待測衛(wèi)星導航接收機的基帶 芯片，待測衛(wèi)星導航接收機的基帶芯片輸出測試結(jié)果給測試結(jié)果判斷模塊，測試結(jié)果判斷 模塊對測試結(jié)果進行判斷。測試結(jié)果判斷模塊可以是在PC機上面運行的結(jié)果正確性判斷軟件。針對目前衛(wèi)星導航接收機的基帶芯片的驗證測試所存在的問題，本實用新型提出 了一種用于衛(wèi)星導航接收機的基帶芯片的測試裝置。

實用新型內(nèi)容本實用新型提供一種新的用于衛(wèi)星導航接收機的基帶芯片的測試裝置，從而解決 現(xiàn)有測試裝置成本過高、故障復現(xiàn)和回歸測試困難、測試的時間分辨率和結(jié)果分辨率不夠 高的問題。為解決上述技術(shù)問題，本實用新型提出的一種用于測試衛(wèi)星導航接收機的基帶芯 片的裝置，包括能夠?qū)Ш叫l(wèi)星射頻信號輸出為數(shù)字中頻信號的射頻模塊，用于判定被測 基帶芯片輸出的結(jié)果正確性判定模塊，其特征在于該裝置還包括數(shù)字中頻信號采集模塊、 數(shù)據(jù)回放模塊、數(shù)據(jù)存儲模塊和控制模塊，數(shù)字中頻信號采集模塊以所述射頻模塊的輸出 作為輸入，其輸出連接到數(shù)據(jù)存儲模塊，數(shù)據(jù)存儲模塊的輸出連接到數(shù)據(jù)回放模塊，數(shù)據(jù)回 放模塊的輸出連接到被測的基帶芯片，被測基帶芯片的輸出連接到所述的結(jié)果正確性判定 模塊，控制模塊連接到數(shù)字中頻信號采集模塊、數(shù)據(jù)回放模塊和數(shù)據(jù)存儲模塊。所述射頻模塊包括一個輸入選擇器，該選擇器根據(jù)用戶的設定，選擇來自接收天 線或者來自專用衛(wèi)星信號模擬器的射頻信號作為射頻模塊的輸入。所述控制模塊包括用于控制所述數(shù)字中頻信號采集模塊的子模塊、用于控制所述 數(shù)據(jù)回放模塊的子模塊和用于控制所述數(shù)據(jù)存儲模塊的子模塊。所述的結(jié)果正確性判定模塊和控制模塊用軟件方式實現(xiàn)，并且都安裝在PC機上 面，所述數(shù)據(jù)存儲模塊為該PC機的硬盤，所述的數(shù)字中頻信號采集模塊和數(shù)據(jù)回放模塊安 裝在一塊電路板上，該電路板通過USB接口與所述的PC機連接。所述的數(shù)字中頻信號采集模塊和數(shù)據(jù)回放模塊包括FPGA、RAM和USB接口芯片， RAM、FPGA、USB接口芯片依次順序連接，USB接口芯片與所述PC機的USB接口模塊連接，當 采集數(shù)據(jù)時，F(xiàn)PGA以所述射頻信號的輸出作為輸入，F(xiàn)PGA的輸出通過USB接口連接到所述 的數(shù)據(jù)存儲模塊，當回放數(shù)據(jù)時，F(xiàn)PGA以所述數(shù)據(jù)存儲模塊的輸出作為輸入，F(xiàn)PGA的輸出 連接到所述的被測基帶芯片。所述的被測基帶芯片的輸出通過通用異步收發(fā)(URAT)接口傳遞給所述的結(jié)果正 確性判定模塊。與現(xiàn)有技術(shù)相比，本實用新型增加了數(shù)字中頻信號采集模塊、數(shù)據(jù)回放模塊、數(shù)據(jù) 存儲模塊和控制模塊。增加數(shù)字中頻信號采集模塊帶來的有益技術(shù)效果是1)所采集的數(shù)字中頻數(shù)據(jù) 可以是實際的衛(wèi)星數(shù)據(jù)，也可以是專用的衛(wèi)星信號模擬器的數(shù)據(jù)，根據(jù)實際需要，該數(shù)據(jù)可 用于各種場景測試或性能指標測試；2)所采集的數(shù)字中頻數(shù)據(jù)已經(jīng)包含了實際射頻子系 統(tǒng)的效應；3)所采集的數(shù)字中頻數(shù)據(jù)還可以作為算法鏈路仿真的輸入，一方面可以評估現(xiàn) 有射頻子系統(tǒng)的性能優(yōu)劣，另一方面還可以作為優(yōu)化接收機基帶算法的測試激勵。增加數(shù)據(jù)回放模塊帶來的有益技術(shù)效果是1)在搭建多套測試平臺時，無需多套 衛(wèi)星信號模擬器，所需費用大大降低；2)所回放的數(shù)據(jù)都是純數(shù)字格式，方便在比特級別 上判定基帶芯片輸出結(jié)果的正確性；3)回放數(shù)據(jù)的同時還輸出參考定時信號，便于判定基帶芯片是否在正確的時間點上輸出結(jié)果；4)所回放的數(shù)據(jù)都是純數(shù)字格式，能夠直接進行 故障的復現(xiàn)和回歸測試；5)所回放的數(shù)據(jù)按實際應用的數(shù)字中頻速率輸出，因此驗證速度 比寄存器傳輸級驗證要快。增加數(shù)據(jù)存儲模塊帶來的有益技術(shù)效果是所采集的數(shù)字中頻數(shù)據(jù)是以計算機文 件方式保存在PC機的硬盤上，非常便于重復使用?？傊撗b置大大降低搭建多套測試平臺所需的費用，便于在更精細的時間分辨 率和更精細的結(jié)果分辨率上判定待測基帶芯片輸出的正確性，便于故障的復現(xiàn)和回歸測 試，有利于提高研發(fā)效率，加快研發(fā)進度，一方面節(jié)省研發(fā)成本，另一方面縮短了產(chǎn)品面向 市場推廣的時間。

圖1為現(xiàn)有的衛(wèi)星導航接收機基帶芯片測試裝置示意圖；圖2為本實用新型提出的衛(wèi)星導航接收機基帶芯片測試裝置示意圖；圖3為本實用新型的第一個具體實施例的示意圖；圖4為本實用新型的第二個具體實施例的示意圖。
具體實施方式
以下結(jié)合附圖，具體說明本實用新型的各個實施例。附圖3給出了本實用新型的第一個具體實施例。在本實施例中，數(shù)字中頻信號采 集模塊和數(shù)據(jù)回放模塊合并在一套硬件系統(tǒng)中實現(xiàn)，該硬件系統(tǒng)包括用于中頻數(shù)據(jù)采集和 回放的FPGA，用于數(shù)據(jù)緩沖的SRAM (靜態(tài)隨機存儲器)和用于與PC機USB接口連接的接口 芯片，控制模塊和結(jié)果正確性判定模塊通過軟件編程方式實現(xiàn)，并安裝在一臺PC機上面， PC機和該硬件系統(tǒng)通過USB接口連接。當進行導航信號采集時，在運行在PC機上面的數(shù)據(jù) 采集控制子模塊的控制下，F(xiàn)PGA以射頻模塊輸出的數(shù)字中頻信號作為輸入，并其輸出通過 USB接口傳遞到PC的硬盤保存；當進行導航數(shù)據(jù)回放時，運行在PC機上面的數(shù)據(jù)存儲回放 控制子模塊會從PC機硬盤上讀取以前保存的二進制文件，并將該文件通過USB接口傳輸給 FPGA，F(xiàn)PGA將該數(shù)據(jù)回放成數(shù)字中頻信號，并輸出給被測基帶芯片，被測基帶芯片的輸出通 過通用異步收發(fā)(URAT)接口傳遞給結(jié)果正確性判定模塊，運行在PC機上面的結(jié)果正確性 判定模塊根據(jù)該數(shù)據(jù)作出測試結(jié)果判定。附圖4給出了本實用新型的第二個具體實施例。本實施例以東莞市泰斗微電子科 技有限公司的GPS/北斗2雙?；鶐酒瑴y試裝置為例。在本實施例中，把數(shù)字中頻信號采集模塊和數(shù)據(jù)回放模塊合并實現(xiàn)，PC上運行的 數(shù)據(jù)采集控制軟件和數(shù)據(jù)回放控制軟件也合并實現(xiàn)。此外，由于GPS和北斗2工作在不同 的頻段上，因此需要兩套不同的射頻子系統(tǒng)。GPS射頻子系統(tǒng)的信號來源根據(jù)輸入選擇器a的設定，可來自GPS/北斗2雙模 天線或GPS信號模擬器，射頻信號經(jīng)GPS射頻模塊處理后輸出數(shù)字中頻信號(CLK_gps 為ADC采樣時鐘、SIGN_gps、MAG_gps為2比特數(shù)據(jù))。在本例中CLK_gps實際頻率為 16.367667MHz ο北斗2射頻模塊的信號來源根據(jù)輸入選擇器b設定可來自GPS/北斗2雙模天線或北斗2信號模擬器，射頻信號經(jīng)北斗2射頻模塊處理后輸出數(shù)字中頻信號(CLK_bd2為ADC 采樣時鐘、SIGN_bd2、MAG_bd2為2比特數(shù)據(jù))。在本例中CLK_bd2實際頻率為16. 3IlMHz0數(shù)字采集回放模塊由FPGA、SRAM、USB2. 0接口芯片等器件組成。FPGA主要完成采 集或回放功能，SRAM用于實現(xiàn)數(shù)據(jù)的緩沖，以匹配PC端USB2.0接口和數(shù)字中頻接口的不 同數(shù)據(jù)速率。數(shù)字采集回放模塊的設計可適用于不同的ADC采樣時鐘速率和不同的ADC位 寬，以便具有良好的通用性。本例中FPGA的型號為EP1C6Q240，USB2. 0接口芯片的型號為 CY7C68013A。在PC機上運行的數(shù)據(jù)采集回放控制軟件的控制下，數(shù)據(jù)采集回放模塊可以采集 GPS數(shù)字中頻信號或北斗2數(shù)字中頻信號或同時采集GPS數(shù)字中頻信號和北斗2數(shù)字中頻 信號，并調(diào)整成PC機所需的格式然后通過USB2. 0傳送給PC機，最后數(shù)字中頻數(shù)據(jù)按照規(guī) 定的二進制格式被保存在PC機的硬盤上。數(shù)據(jù)采集回放控制軟件還可以讀取之前以二進制文件形式保存在PC機硬盤上的 數(shù)字中頻數(shù)據(jù)，然后發(fā)送給數(shù)字采集回放模塊，數(shù)字采集回放模塊把數(shù)據(jù)調(diào)整成實際應用 所需的數(shù)字中頻格式再發(fā)送給被測的GPS/北斗2雙模基帶芯片。數(shù)字采集回放模塊可以 回放GPS數(shù)字中頻信號(ADC采樣時鐘CLK_gps_pb、2比特數(shù)據(jù)SIGN_gpS_pb、MAG_gpS_pb) 或北斗2數(shù)字中頻信號(ADC采樣時鐘CLK_bd2_pb、2比特數(shù)據(jù)SIGN_bd2_pb、MAG_bd2_pb) 或同時回放GPS數(shù)字中頻信號和北斗2數(shù)字中頻信號。此外，本實施例中，數(shù)字采集回放模塊還提供中頻數(shù)據(jù)啟動信號IF_Data_Start 作為定時信號，給被測的GPS/北斗2雙?；鶐酒鳛闀r間參考。待測試的基帶芯片為GPS/北斗2雙?；鶐酒?，可工作在GPS系統(tǒng)、北斗2單系 統(tǒng)、GPS和北斗2混合系統(tǒng)等模式。GPS/北斗2雙模基帶芯片對輸入的數(shù)字中頻信號進行 捕獲、跟蹤、定位解算等信號處理并通過通用異步收發(fā)(URAT)接口傳遞將測試輸出給結(jié)果 正確性判定模塊，運行于PC機的結(jié)果正確性判斷軟件對測試結(jié)果進行判定。
權(quán)利要求一種用于測試衛(wèi)星導航接收機的基帶芯片的裝置，包括能夠?qū)Ш叫l(wèi)星射頻信號輸出為數(shù)字中頻信號的射頻模塊，用于判定被測基帶芯片輸出的結(jié)果正確性判定模塊，其特征在于該裝置還包括數(shù)字中頻信號采集模塊、數(shù)據(jù)回放模塊、數(shù)據(jù)存儲模塊和控制模塊，數(shù)字中頻信號采集模塊以所述射頻模塊的輸出作為輸入，其輸出連接到數(shù)據(jù)存儲模塊，數(shù)據(jù)存儲模塊的輸出連接到數(shù)據(jù)回放模塊，數(shù)據(jù)回放模塊的輸出連接到被測的基帶芯片，被測基帶芯片的輸出連接到所述的結(jié)果正確性判定模塊，控制模塊連接到數(shù)字中頻信號采集模塊、數(shù)據(jù)回放模塊和數(shù)據(jù)存儲模塊。
2.根據(jù)權(quán)利要求1所述的一種用于測試衛(wèi)星導航接收機的基帶芯片的裝置，其特征在 于所述射頻模塊包括一個輸入選擇器，該選擇器根據(jù)用戶的設定，選擇來自接收天線或者 來自專用衛(wèi)星信號模擬器的射頻信號作為射頻模塊的輸入。
3.根據(jù)權(quán)利要求1所述的一種用于測試衛(wèi)星導航接收機的基帶芯片的裝置，其特征在 于所述控制模塊包括用于控制所述數(shù)字中頻信號采集模塊的子模塊、用于控制所述數(shù)據(jù) 回放模塊的子模塊和用于控制所述數(shù)據(jù)存儲模塊的子模塊。
4.根據(jù)權(quán)利要求1所述的一種用于測試衛(wèi)星導航接收機的基帶芯片的裝置，其特征在 于所述的結(jié)果正確性判定模塊和控制模塊安裝在PC機上面，所述數(shù)據(jù)存儲模塊為該PC機 的硬盤，所述的數(shù)字中頻信號采集模塊和數(shù)據(jù)回放模塊安裝在一塊電路板上，該電路板通 過USB接口與所述的PC機連接。
5.根據(jù)權(quán)利要求4所述的一種用于測試衛(wèi)星導航接收機的基帶芯片的裝置，其特征在 于所述的數(shù)字中頻信號采集模塊和數(shù)據(jù)回放模塊包括FPGA、RAM和USB接口芯片，RAM、 FPGA、USB接口芯片依次順序連接，USB接口芯片與所述PC機的USB接口模塊連接，當采集 數(shù)據(jù)時，F(xiàn)PGA以所述射頻信號的輸出作為輸入，F(xiàn)PGA的輸出通過USB接口連接到所述的數(shù) 據(jù)存儲模塊，當回放數(shù)據(jù)時，F(xiàn)PGA以所述數(shù)據(jù)存儲模塊的輸出作為輸入，F(xiàn)PGA的輸出連接 到所述的被測基帶芯片。
6.根據(jù)權(quán)利要求1所述的一種用于測試衛(wèi)星導航接收機的基帶芯片的裝置，其特征在 于所述的被測基帶芯片的輸出通過通用異步收發(fā)(URAT)接口傳遞給所述的結(jié)果正確性 判定模塊。
專利摘要本實用新型涉及衛(wèi)星導航接收機的基帶芯片的測試裝置。該裝置包括能夠?qū)Ш叫l(wèi)星射頻信號輸出為數(shù)字中頻信號的射頻模塊，用于判定被測基帶芯片輸出的結(jié)果正確性判定模塊，該裝置還包括數(shù)字中頻信號采集模塊、數(shù)據(jù)回放模塊、數(shù)據(jù)存儲模塊和控制模塊，數(shù)字中頻信號采集模塊以所述射頻模塊的輸出作為輸入，其輸出連接到數(shù)據(jù)存儲模塊，數(shù)據(jù)存儲模塊的輸出連接到數(shù)據(jù)回放模塊，數(shù)據(jù)回放模塊的輸出連接到被測的基帶芯片，被測基帶芯片的輸出連接到所述的結(jié)果正確性判定模塊，控制模塊連接到數(shù)字中頻信號采集模塊、數(shù)據(jù)回放模塊和數(shù)據(jù)存儲模塊。該裝置降低了搭建多套測試平臺所需的費用，便于在更精細的分辨率上判定待測基帶芯片輸出的正確性。
文檔編號G01S19/39GK201622349SQ201020137189
公開日2010年11月3日 申請日期2010年3月22日 優(yōu)先權(quán)日2010年3月22日
發(fā)明者吳釗鋒, 許祥濱, 陳浩 申請人:東莞市泰斗微電子科技有限公司