專利名稱：多功能字識(shí)別器元件的制作方法
技術(shù)領(lǐng)域：
本公開涉及字識(shí)別器元件，具體來說涉及多功能字識(shí)別器元件和包括該元件的測 試和測量儀器。
背景技術(shù)：
在測試和測量儀器中，可以使用某個(gè)字作為用于觸發(fā)的條件。例如，可以在被測裝 置的探測的數(shù)據(jù)總線上出現(xiàn)特定數(shù)字字時(shí)生成觸發(fā)。為了生成此類觸發(fā)，可以使用數(shù)字比 較器來檢測何時(shí)兩個(gè)數(shù)字字匹配。此類電路可以使用分立邏輯門來實(shí)現(xiàn)。例如，可以將輸 入字與觸發(fā)條件字按位異或非。對(duì)于每個(gè)結(jié)果輸出，可以在第二個(gè)邏輯門中組合不理會(huì)位 (do-not-care bit)?？梢栽谶壿嬰娐分袑⒉焕頃?huì)位修改的結(jié)果輸出組合在一起，以生成指 示輸入字中是否出現(xiàn)觸發(fā)條件字的信號(hào)。但是，上面的實(shí)現(xiàn)導(dǎo)致通過字識(shí)別器的至少三個(gè)門延遲。此外，數(shù)據(jù)總線、探頭和 /或字識(shí)別器中的邏輯門中的延遲差(偏移(skew))可能在數(shù)據(jù)總線的多個(gè)位基本同時(shí)變 化時(shí)導(dǎo)致字的誤識(shí)別。

發(fā)明內(nèi)容
一個(gè)實(shí)施例包括一種電路，其包括負(fù)載；耦合到該負(fù)載并響應(yīng)輸入數(shù)據(jù)的第一 差分對(duì)(differential pair)；耦合到該負(fù)載并響應(yīng)輸入數(shù)據(jù)的第二差分對(duì)；耦合到第一 差分對(duì)和第二差分對(duì)并響應(yīng)第一控制信號(hào)和第二控制信號(hào)的第三差分對(duì)；配置成拉耦合到 第一差分對(duì)和第二差分對(duì)的節(jié)點(diǎn)的偏置電路；以及耦合到第三差分對(duì)和偏置電路的電流 源。另一個(gè)實(shí)施例包括一種測試和測量儀器，其包括配置成獲取多個(gè)數(shù)據(jù)信號(hào)的獲 取電路；多個(gè)字識(shí)別器元件，每個(gè)字識(shí)別器元件配置成將所述數(shù)據(jù)信號(hào)的對(duì)應(yīng)一個(gè)與期望 數(shù)據(jù)位比較，并且每個(gè)字識(shí)別器元件具有小于或等于大約一個(gè)門延遲的延遲；將字識(shí)別器 元件的輸出組合的邏輯電路；以及響應(yīng)該邏輯電路的觸發(fā)電路。


圖1是根據(jù)一個(gè)實(shí)施例的多功能字識(shí)別器元件的框圖。圖2是具有可變延遲的圖1的多功能字識(shí)別器元件的示例的示意圖。圖3是圖2的多功能字識(shí)別器元件的偏置電路的示例的示意圖。圖4是根據(jù)一個(gè)實(shí)施例的具有可變延遲的多功能字識(shí)別器元件的示意圖。圖5是根據(jù)一個(gè)實(shí)施例的具有多功能字識(shí)別器的測試和測量儀器的框圖。
具體實(shí)施例方式圖1是根據(jù)一個(gè)實(shí)施例的多功能字識(shí)別器元件的框圖。字識(shí)別器元件10包括負(fù) 載12、第一差分對(duì)14、第二差分對(duì)16、第三差分對(duì)18、偏置電路20和電流源22。第一差分對(duì)14和第二差分對(duì)16各自響應(yīng)輸入數(shù)據(jù)D。在此實(shí)施例中，第一差分對(duì)14和第二差分對(duì)16還響應(yīng)互補(bǔ)輸入數(shù)據(jù)/D，但是第一差分對(duì)14和第二差分對(duì)16還能具有備選輸入，例如 閾值，而非互補(bǔ)輸入數(shù)據(jù)/D。而且，雖然圖示了輸入數(shù)據(jù)D和互補(bǔ)輸入數(shù)據(jù)/D的特定連接， 但是第一差分對(duì)14和第二差分對(duì)16可以配置成根據(jù)邏輯電平、晶體管類型或諸如此類按 期望的來操作。第一差分對(duì)14和第二差分對(duì)16耦合到負(fù)載。差分對(duì)14和16的每個(gè)包括差分輸 出。這些差分輸出交叉耦合到負(fù)載12。第三差分對(duì)18也具有差分輸出。第三差分對(duì)18的第一輸出26耦合到第一差分 對(duì)14的公共節(jié)點(diǎn)。第二輸出28耦合到第二差分對(duì)16的公共節(jié)點(diǎn)。第三差分對(duì)18響應(yīng)第 一控制信號(hào)30和第二控制信號(hào)32。在一個(gè)實(shí)施例中，差分對(duì)14、16和18可以由完全相同的晶體管對(duì)來形成。在另一 個(gè)實(shí)施例中，正如下文進(jìn)一步描述的，第一差分對(duì)14和第二差分對(duì)16可以由較高速的晶體 管來形成而第三差分對(duì)可以由較低速的晶體管來形成。差分對(duì)14、16和18可以由任何多種不同的晶體管來形成。例如，差分對(duì)14、16和 18各自能夠是差分雙極晶體管，以集電級(jí)作為輸出、基極作為差分輸入，而共同耦合的發(fā)射 極作為公共節(jié)點(diǎn)。負(fù)載12可以是任何多種不同的負(fù)載。例如，負(fù)載可以是一對(duì)電阻器、電流發(fā)射鏡 或諸如此類。可以將可用作差分放大器的負(fù)載的任何類型的負(fù)載能用作負(fù)載12。偏置電路20可以配置成拉耦合到第一差分對(duì)14和第二差分對(duì)16的節(jié)點(diǎn)。該節(jié) 點(diǎn)可以是第一差分對(duì)14和第二差分對(duì)16之間公共的節(jié)點(diǎn)。正如下文將描述的，該節(jié)點(diǎn)可 以備選地是負(fù)載12的節(jié)點(diǎn)。電流源22耦合到第三差分對(duì)18和偏置電路20。電流源22可以采用多種方式來 實(shí)現(xiàn)。例如，電流源可以是耦合在節(jié)點(diǎn)34和電源端36之間的電阻器。在另一個(gè)實(shí)施例中， 電流源22可以是作為電流發(fā)射鏡的部分的晶體管。無論其何種形式，都可以將來自電流源 22的電流引導(dǎo)到偏置電路20或差分對(duì)18。控制電路24可以耦合到第三差分對(duì)18。控制電路24配置成生成第一控制信號(hào) 30和第二控制信號(hào)32?？刂齐娐?4可以是任何多種不同的電路。例如，控制電路24可包 括例如可編程門陣列、處理器、分立邏輯或諸如此類的裝置。在一個(gè)實(shí)施例中，第一控制信號(hào)30可以稱為控制信號(hào)W。第二控制信號(hào)可以稱為 控制信號(hào)V?？刂菩盘?hào)W和V由等式⑴和(2)給出W = PX(1)V = PX(2)此處，P是期望數(shù)據(jù)信號(hào)。例如，期望數(shù)據(jù)信號(hào)P可以是在匹配輸入數(shù)據(jù)的情況下 能貢獻(xiàn)于字的匹配的位。X是不理會(huì)信號(hào)(do-not-care signal) 0因此，控制信號(hào)W可以 是不理會(huì)信號(hào)X的相反信號(hào)和期望數(shù)據(jù)信號(hào)P的邏輯與，而控制信號(hào)V可以是不理會(huì)信號(hào) X的相反信號(hào)和期望數(shù)據(jù)信號(hào)P的相反信號(hào)的邏輯與。在一個(gè)實(shí)施例中，取決于控制信號(hào)W和V，可以將第三差分對(duì)18配置成使得流經(jīng) 第三差分對(duì)18的電流可以交替地被引導(dǎo)到第一輸出26或第二輸出28。例如，假定不理會(huì) 信號(hào)X為低，則控制信號(hào)W和V分別遵循期望數(shù)據(jù)信號(hào)P以及期望數(shù)據(jù)信號(hào)P的相反信號(hào)。結(jié)果，可以使用期望數(shù)據(jù)信號(hào)P將流經(jīng)第三差分對(duì)18的電流引導(dǎo)到第一差分對(duì)14或第二 差分對(duì)16。偏置電路20可配置成使得如果使不理會(huì)信號(hào)X生效，則來自電流源22的電流被 引導(dǎo)到偏置電路20。因此，在不理會(huì)條件中，偏置電路20可以配置成將輸出節(jié)點(diǎn)拉到特定 的狀態(tài)。例如，偏置電路20可以將輸出節(jié)點(diǎn)拉到指示沒有失配的狀態(tài)，使得當(dāng)使不理會(huì)信 號(hào)X生效時(shí)，字識(shí)別器元件10的輸出的任何后續(xù)使用將不否定匹配。但是，狀態(tài)不需要是 匹配狀態(tài)。狀態(tài)可以是使得使用字識(shí)別器元件10的輸出不影響后續(xù)結(jié)果的任何狀態(tài)，而無 論是如何組合字識(shí)別器元件的輸出。在一個(gè)實(shí)施例中，偏置電路20不需要直接響應(yīng)不理會(huì)信號(hào)X。正如下文進(jìn)一步描 述的，偏置電路20可以配置成通過其到其他電路(例如第三差分對(duì)18)的連接來間接響應(yīng) 此類信號(hào)。圖2是圖1的多功能字識(shí)別器元件的一個(gè)示例的示意圖。該字識(shí)別器是電路60， 包括第一晶體管Q1、第二晶體管Q2、第三晶體管Q3、第四晶體管Q4、第五晶體管Q5、第六晶 體管Q6和第七晶體管Q7。第一晶體管Ql耦合于第一節(jié)點(diǎn)m與第二節(jié)點(diǎn)N2之間并響應(yīng)數(shù) 據(jù)信號(hào)D。第二晶體管Q2耦合于第三節(jié)點(diǎn)N3與第二節(jié)點(diǎn)N2之間并響應(yīng)相反數(shù)據(jù)信號(hào)/D。 第三晶體管Q3耦合于第三節(jié)點(diǎn)N3與第四節(jié)點(diǎn)N4之間并響應(yīng)數(shù)據(jù)信號(hào)D。第四晶體管Q4 耦合于第一節(jié)點(diǎn)W與第四節(jié)點(diǎn)N4之間并響應(yīng)相反數(shù)據(jù)信號(hào)/D。第五晶體管Q5耦合于第 二節(jié)點(diǎn)N2與第五節(jié)點(diǎn)N5之間并響應(yīng)第一控制信號(hào)W。第六晶體管Q6耦合于第四節(jié)點(diǎn)N4 與第五節(jié)點(diǎn)N5之間并響應(yīng)第二控制信號(hào)V。第七晶體管Q7耦合于第一節(jié)點(diǎn)Ni、第五節(jié)點(diǎn) N5和電壓源Vl之間。電阻器Rl和R2耦合于節(jié)點(diǎn)附和N3以及電源Vcc之間。電阻器Rl和R2形成晶 體管對(duì)Ql和Q2以及晶體管對(duì)Q3和Q4形成的差分對(duì)的負(fù)載。在一個(gè)實(shí)施例中，第五、第六和第七晶體管Q5-7的轉(zhuǎn)換頻率(transition frequency) (ft)可以小于第一至第四晶體管Ql_4的ft。例如，第五、第六和第七晶體管Q5_7 的ft可以小于第一至第四晶體管Q1-4的轉(zhuǎn)換頻率的一半。在分立邏輯電路中，開關(guān)晶體管 必須具有最高ft以便提供最高速度。因?yàn)檩斎霐?shù)據(jù)D能以高速開關(guān)，所以晶體管Q1-4能 具有較高的ft。但是，在操作中，如上所述，此處由控制信號(hào)W和V表示的期望數(shù)據(jù)可能變 化遠(yuǎn)不如輸入數(shù)據(jù)D頻繁。因此，晶體管Q5-7能具有較低的ft。實(shí)際上，晶體管Q5-7的ft 可以低于晶體管Q1-4的ft的1/10。 在一個(gè)實(shí)施例中，電路60可以包括耦合于第五節(jié)點(diǎn)N5和電源端Vee之間的電阻 器R3。此處，電阻器R3可以起圖1的電流源22的作用。即，可以將經(jīng)過電阻器R3的電流 提供到晶體管Q5和Q6形成的差分對(duì)以及提供到形成偏置電路20的部分的晶體管Q7。在圖2中，偏置電路20包括電阻器R4、晶體管Q7和電壓源VI。在一個(gè)實(shí)施例中， 電壓源Vl可選擇成具有基本上介于表示控制信號(hào)W和V的邏輯電平的電壓之間的輸出電 壓。例如，電壓源Vl可以配置成生成約為控制信號(hào)W和V的高邏輯電平和低邏輯電平之間 的半程的電壓。因此，當(dāng)使控制信號(hào)W和V之一在高狀態(tài)中生效時(shí)，晶體管Q5和Q6中的對(duì)應(yīng)晶體 管將導(dǎo)通，而另一個(gè)晶體管將斷開。此外，當(dāng)使控制信號(hào)W和V中的任一個(gè)在高狀態(tài)中生效 時(shí)，該高狀態(tài)高于電壓源Vl的電壓。因此，晶體管Q7被斷開。此外，如果如上所述，使不理會(huì)信號(hào)X生效，則控制信號(hào)W和V會(huì)都處于低狀態(tài)中。因此，晶體管Q7將導(dǎo)通，因?yàn)殡妷涸?Vl的電壓將高于控制信號(hào)W和V。應(yīng)該注意，在本實(shí)施例中，當(dāng)使不理會(huì)信號(hào)X生效時(shí)，輸出邏輯電平將不同。例如， 當(dāng)使控制信號(hào)W或V生效時(shí)，它將高于電壓源Vl的電壓。對(duì)應(yīng)的電流將由于跨R3生成的 節(jié)點(diǎn)N5上的電壓而流動(dòng)。但是，當(dāng)電壓源Vl的較低電平正在導(dǎo)致晶體管Q7導(dǎo)通時(shí)，將跨 電阻器R3在節(jié)點(diǎn)N5上生成更小的電壓。因此，經(jīng)過電阻器R3的電流將更小。因?yàn)楣?jié)點(diǎn)m 處的輸出上的電壓擺動(dòng)取決于經(jīng)過電阻器R3的電流，所以當(dāng)使不理會(huì)信號(hào)X生效時(shí)和當(dāng)未 使它生效時(shí)電壓電平將是不同的。
電壓電平中的這種差異能在其他字識(shí)別器元件的輸出之間引入偏移和/或延遲。 例如，因更小量的電流，開關(guān)會(huì)花費(fèi)更長時(shí)間才發(fā)生。而且，如上所述，如果晶體管Q7具有 更低的ft，則開關(guān)會(huì)花費(fèi)更長時(shí)間。結(jié)果，轉(zhuǎn)換會(huì)在更晚的時(shí)間發(fā)生。而且，因?yàn)樾盘?hào)電平 較低，所以任何后續(xù)階段將具有較低的驅(qū)動(dòng)電平，從而潛在地引入進(jìn)一步延遲。但是，雖然 可能引入此類延遲，但是因?yàn)樗c生效的不理會(huì)信號(hào)X關(guān)聯(lián)，因此影響可被忽略(如果并非 不存在)。在一個(gè)實(shí)施例中，電阻器R4耦合于第七晶體管Q7和第一節(jié)點(diǎn)附之間。電阻器R4 可選擇成提供節(jié)點(diǎn)m與晶體管Q7的加載的一定量的隔離。例如，電阻器Rl和R2可以是 50歐姆的電阻器，其形成電路60的源阻抗的一部分。電阻器R4可選擇成大于50歐姆。因 此，可以降低晶體管Q7的任何寄生效應(yīng)。在一個(gè)實(shí)施例中，可以將可變電容耦合于節(jié)點(diǎn)m和N3之間。因此，能將可變延遲 引入節(jié)點(diǎn)m與N3的開關(guān)時(shí)間中。在此實(shí)施例中，可變電容可以由耦合到節(jié)點(diǎn)m和N3的 二極管Dl和D2來形成?？梢詫?duì)二極管Dl和D2的公共節(jié)點(diǎn)施加偏移控制電壓，以使得二 極管Dl和D2能作為變?nèi)荻O管來操作。因此，在一個(gè)實(shí)施例中，可以在電路60中啟用多種功能。首先，可以執(zhí)行輸入數(shù)據(jù) D與期望數(shù)據(jù)P的比較。其次，可以使用不理會(huì)信號(hào)X繞過或忽略該比較。第三，能控制節(jié) 點(diǎn)m處的輸出的偏移。注意，在此實(shí)施例中，在輸入數(shù)據(jù)D與節(jié)點(diǎn)m處的輸出之間只有一 個(gè)開關(guān)晶體管對(duì)。因此，電路60的延遲基本上將等于單個(gè)門延遲。即，以單個(gè)門延遲在單 個(gè)電路60中實(shí)現(xiàn)了上述功能。隨著電路變得越來越集成化，更多的功能性被添加到單個(gè)集成電路中。但是，將電 路60添加到集成電路將引起整體重新設(shè)計(jì)的額外時(shí)間和成本。在一個(gè)實(shí)施例中，電路60 可以利用分立晶體管、電阻器和諸如此類來實(shí)現(xiàn)。因此，無需集成電路的重新設(shè)計(jì)。而且， 如上所述，可以實(shí)現(xiàn)附加的功能性。圖3是圖2的多功能字識(shí)別器元件的偏置電路的示例的示意圖。偏置電路包括第 七晶體管Q7，以及電阻器R5和R6。電阻器R5和R6耦合于電源Vee和第二電源70之間。 因此，電阻器R5和R6形成電壓源Vl的輸出。晶體管Q7響應(yīng)電阻器R5與R6之間的電壓。電阻器R5和R6根據(jù)一個(gè)實(shí)施例進(jìn)一步強(qiáng)化字識(shí)別器元件的潛在簡單性。例如， 電源VI可以利用兩個(gè)分立電阻器R5和R6來實(shí)現(xiàn)。如上所述，電壓源Vl的電壓可以是基 本上固定的電壓。因此，無需允許電壓根據(jù)某一控制信號(hào)或其他輸入來改變的附加電路。雖然對(duì)電源給出了特定的指定，例如Vcc、Vee或諸如此類，但是可以將電源配置 成適于電路的晶體管、邏輯電平或諸如此類。
圖4是根據(jù)一個(gè)實(shí)施例的具有可變延遲的多功能字識(shí)別器元件的示意圖。為了簡明，圖1的字識(shí)別器的一些其他元件已被省略。在此實(shí)施例中，由晶體管Q8和Q9形成的串 聯(lián)晶體管級(jí)(cascode transistorstage) 82耦合于電阻器Rl和R2形成的負(fù)載與節(jié)點(diǎn)附 和N2處的第一差分對(duì)和第二差分對(duì)之間?？梢詫?duì)晶體管Q8和Q9施加偏移控制電壓。因 此，晶體管Q8和Q9可以將可變電容引入電阻器Rl和R2的負(fù)載，并允許控制延遲和/或偏 移，如上所述。在此實(shí)施例中，節(jié)點(diǎn)N6是串聯(lián)晶體管級(jí)82與電阻器Rl和R2的負(fù)載之間的 輸出節(jié)點(diǎn)。偏置電路耦合到節(jié)點(diǎn)N6，以使它能夠根據(jù)不理會(huì)信號(hào)X來拉節(jié)點(diǎn)N6，如上所述。圖5是根據(jù)一個(gè)實(shí)施例的具有多功能字識(shí)別器的測試和測量儀器的框圖。測試和 測量儀器90包括獲取電路92、控制電路94、字識(shí)別器元件96、邏輯電路98和觸發(fā)電路100。獲取電路92配置成獲取多個(gè)數(shù)據(jù)信號(hào)D。在此實(shí)施例中，有N個(gè)數(shù)據(jù)信號(hào)。獲取 電路92可以包括任何多種不同的探頭、緩沖器、比較器或諸如此類，其生成適于字識(shí)別器 的數(shù)據(jù)信號(hào)D。每個(gè)字識(shí)別器元件96配置成將數(shù)據(jù)信號(hào)D的對(duì)應(yīng)一個(gè)與期望數(shù)據(jù)位進(jìn)行比 較并且具有小于或等于約一個(gè)門延遲的延遲。每個(gè)期望數(shù)據(jù)位和對(duì)應(yīng)不理會(huì)信號(hào)可以由控 制信號(hào)W和V來表示，如上所述?？刂齐娐?4配置成生成用于字識(shí)別器96的控制信號(hào)W和V。此處，控制信號(hào)W和 控制信號(hào)V各自有N個(gè)。在一個(gè)實(shí)施例中，控制電路94可以將期望數(shù)據(jù)位與不理會(huì)信號(hào)組 合以創(chuàng)建如上所述的控制信號(hào)W和V。每個(gè)字識(shí)別器元件96響應(yīng)控制信號(hào)W中的對(duì)應(yīng)一個(gè) 和控制信號(hào)V中的對(duì)應(yīng)一個(gè)。邏輯電路98配置成將字識(shí)別器輸出102組合以生成識(shí)別的字信號(hào)104。在一個(gè)實(shí) 施例中，邏輯電路98可以是多輸入邏輯門，例如，或非門、與門或諸如此類，以將字識(shí)別器 輸出102組合在一起。雖然上文描述了用于生成控制信號(hào)W和V的邏輯的示例，但是可以將此邏輯反轉(zhuǎn)、 可以將字識(shí)別器元件96的輸出反轉(zhuǎn)或諸如此類。因此，邏輯電路98可以適合地配置成組 合從字識(shí)別器元件96輸出的特定邏輯電平。觸發(fā)電路100響應(yīng)邏輯電路98。例如，觸發(fā)電路100可以使用識(shí)別的字信號(hào)104 來觸發(fā)獲取。觸發(fā)電路100可以是能作為測試和測量儀器90的觸發(fā)系統(tǒng)的部分的任何多 種不同電路?？刂齐娐?4還可以配置成生成多個(gè)偏移控制電壓S。每個(gè)字識(shí)別器元件96可以 具有用于偏移控制電壓S之一的對(duì)應(yīng)輸入。如上所述，字識(shí)別器元件94的延遲能響應(yīng)對(duì)應(yīng) 的偏移控制電壓S。雖然上文這些實(shí)施例是作為沒有顯式不理會(huì)信號(hào)X來描述的，但是可以施加不理 會(huì)信號(hào)X，例如將其施加到圖ι的偏置電路20。在一個(gè)實(shí)施例中，偏置電路20可以配置成 使得來自電流源22的電流響應(yīng)不理會(huì)信號(hào)X從第三差分對(duì)18轉(zhuǎn)移到偏置電路20。例如， 不理會(huì)信號(hào)X可以具有高于控制信號(hào)W和V中任何一個(gè)的高電平的生效電平。因此，無論 它們的狀態(tài)，不理會(huì)輸出將從字識(shí)別器元件輸出。 而且，在這種配置中，控制信號(hào)W和V可以是期望數(shù)據(jù)P和相反的期望數(shù)據(jù)/P。即， 即使使用附加的不理會(huì)控制信號(hào)X，仍只需一個(gè)附加的控制信號(hào)，因?yàn)榭刂菩盘?hào)W和V將成 為彼此的相反信號(hào)。 雖然描述了一些特定實(shí)施例，但是將認(rèn)識(shí)到本發(fā)明的原理不限于那些實(shí)施例。在不背離所附權(quán)利要求中陳述的本發(fā)明原理的前提下可以進(jìn)行變化和修改 。
權(quán)利要求
一種電路，包括負(fù)載；第一差分對(duì)，耦合到所述負(fù)載并響應(yīng)輸入數(shù)據(jù)；第二差分對(duì)，耦合到所述負(fù)載并響應(yīng)所述輸入數(shù)據(jù)；第三差分對(duì)，耦合到所述第一差分對(duì)和所述第二差分對(duì)并響應(yīng)第一控制信號(hào)和第二控制信號(hào)；偏置電路，配置成將耦合到所述第一差分對(duì)和所述第二差分對(duì)的節(jié)點(diǎn)拉到預(yù)定狀態(tài)；以及電流源，耦合到所述第三差分對(duì)和所述偏置電路。
2.如權(quán)利要求1所述的電路，其中所述電流源包括耦合于電源節(jié)點(diǎn)與耦合到所述第三 差分對(duì)和所述偏置電路的節(jié)點(diǎn)之間的電阻器。
3.如權(quán)利要求1所述的電路，其中所述偏置電路包括 電壓源；以及晶體管，耦合于所述電流源和耦合到所述第一差分對(duì)和所述第二差分對(duì)的節(jié)點(diǎn)之間； 其中所述晶體管響應(yīng)所述電壓源的電壓。
4.如權(quán)利要求3所述的電路，其中所述偏置電路還包括耦合到電源和所述晶體管的電 阻器網(wǎng)絡(luò)。
5.如權(quán)利要求3所述的電路，其中所述電壓源配置成生成電平基本介于所述第一控制 信號(hào)的第一邏輯電平與所述第一控制信號(hào)的第二邏輯電平之間的電壓。
6.如權(quán)利要求1所述的電路，還包括耦合到所述負(fù)載的可變電容器。
7.如權(quán)利要求6所述的電路，其中 所述負(fù)載包括第一節(jié)點(diǎn)和第二節(jié)點(diǎn)；所述可變電容器耦合于所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間；以及 所述第一差分對(duì)和所述第二差分對(duì)交叉耦合到所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)。
8.如權(quán)利要求1所述的電路，還包括串聯(lián)晶體管級(jí)，耦合于所述負(fù)載與所述第一差分對(duì)和所述第二差分對(duì)之間；以及 可變電容，耦合于所述負(fù)載與所述串聯(lián)晶體管級(jí)。
9.如權(quán)利要求1所述的電路，其中所述第一差分對(duì)和所述第二差分對(duì)均響應(yīng)所述輸入 數(shù)據(jù)的數(shù)據(jù)信號(hào)和互補(bǔ)數(shù)據(jù)信號(hào)。
10.如權(quán)利要求1所述的電路，還包括控制電路，配置成響應(yīng)不理會(huì)信號(hào)和期望數(shù)據(jù)信 號(hào)來生成所述第一控制信號(hào)和所述第二控制信號(hào)。
11.如權(quán)利要求10所述的電路，其中所述控制電路配置成通過對(duì)所述不理會(huì)信號(hào)的相 反信號(hào)和所述期望數(shù)據(jù)信號(hào)執(zhí)行邏輯與操作來生成所述第一控制信號(hào)。
12.如權(quán)利要求11所述的電路，其中所述控制電路配置成通過對(duì)所述不理會(huì)信號(hào)的相 反信號(hào)和所述期望數(shù)據(jù)信號(hào)的相反信號(hào)執(zhí)行邏輯與操作來生成所述第二控制信號(hào)。
13.一種電路，包括第一晶體管，耦合于第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間并響應(yīng)數(shù)據(jù)信號(hào)； 第二晶體管，耦合于第三節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間并響應(yīng)相反的數(shù)據(jù)信號(hào)； 第三晶體管，耦合于所述第三節(jié)點(diǎn)與第四節(jié)點(diǎn)之間并響應(yīng)所述數(shù)據(jù)信號(hào)；第四晶體管，耦合于所述第一節(jié)點(diǎn)與所述第四節(jié)點(diǎn)之間并響應(yīng)所述相反的數(shù)據(jù)信號(hào)； 第五晶體管，耦合于所述第二節(jié)點(diǎn)與第五節(jié)點(diǎn)之間并響應(yīng)第一控制信號(hào)； 第六晶體管，耦合于所述第四節(jié)點(diǎn)與所述第五節(jié)點(diǎn)之間并響應(yīng)第二控制信號(hào)；以及 第七晶體管，耦合于所述第一節(jié)點(diǎn)、所述第五節(jié)點(diǎn)和電壓源之間。
14.如權(quán)利要求13所述的電路，其中所述第五、第六和第七晶體管的轉(zhuǎn)換頻率小于所 述第一至第四晶體管的轉(zhuǎn)換頻率的一半。
15.如權(quán)利要求13所述的電路，還包括耦合于所述第七晶體管與所述第一節(jié)點(diǎn)之間的 電阻器。
16.如權(quán)利要求13所述的電路，還包括耦合于所述第五節(jié)點(diǎn)與電源端之間的電阻器。
17.如權(quán)利要求13所述的電路，還包括耦合于所述第一節(jié)點(diǎn)和所述第三節(jié)點(diǎn)之間的可 變電容器。
18.一種測試和測量儀器，包括獲取電路，配置成獲取多個(gè)數(shù)據(jù)信號(hào)；多個(gè)字識(shí)別器元件，每個(gè)字識(shí)別器元件配置成將所述數(shù)據(jù)信號(hào)的對(duì)應(yīng)一個(gè)與期望數(shù)據(jù) 位比較，并且每個(gè)字識(shí)別器元件具有小于或等于大約一個(gè)門延遲的延遲； 邏輯電路，組合所述字識(shí)別器元件的輸出；以及 觸發(fā)電路，響應(yīng)所述邏輯電路。
19.如權(quán)利要求18所述的測試和測量儀器，還包括控制器，配置成生成多個(gè)第一控制信號(hào)和多個(gè)第二控制信號(hào)； 其中每個(gè)字識(shí)別器元件響應(yīng)所述第一控制信號(hào)中的對(duì)應(yīng)一個(gè)和所述第二控制信號(hào)中的對(duì) 應(yīng)一個(gè)；以及對(duì)于每個(gè)字識(shí)別器元件，對(duì)應(yīng)的第一控制信號(hào)是對(duì)應(yīng)的期望數(shù)據(jù)位與對(duì)應(yīng)的不理會(huì)信 號(hào)的邏輯組合，以及對(duì)應(yīng)的第二控制信號(hào)是對(duì)應(yīng)的期望數(shù)據(jù)位的相反版本與對(duì)應(yīng)的不理會(huì) 信號(hào)的邏輯組合。
20.如權(quán)利要求18所述的測試和測量儀器，還包括 控制器，配置成生成多個(gè)偏移控制電壓； 其中對(duì)于每個(gè)字識(shí)別器元件，所述字識(shí)別器元件的延遲響應(yīng)所述偏移控制電壓的對(duì)應(yīng)
全文摘要
本發(fā)明名稱為“多功能字識(shí)別器元件”。一種電路包括負(fù)載；耦合到負(fù)載并響應(yīng)輸入數(shù)據(jù)的第一差分對(duì)；耦合到負(fù)載并響應(yīng)輸入數(shù)據(jù)的第二差分對(duì)；耦合到第一差分對(duì)和第二差分對(duì)并響應(yīng)第一控制信號(hào)和第二控制信號(hào)的第三差分對(duì)；配置成將耦合到第一差分對(duì)和第二差分對(duì)的節(jié)點(diǎn)拉到預(yù)定狀態(tài)的偏置電路；以及耦合到第三差分對(duì)和偏置電路的電流源。
文檔編號(hào)G01D11/00GK101841318SQ20101000553
公開日2010年9月22日 申請(qǐng)日期2010年1月15日 優(yōu)先權(quán)日2009年1月16日
發(fā)明者D·G·克尼林, J·F·斯圖普斯 申請(qǐng)人:特克特朗尼克公司