專利名稱：一種基于fpga及dsp功能的超高分辨率遙感圖像實時處理平臺的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種遙感圖像實時處理平臺，尤其涉及的是一種能夠?qū)Ω叻直媛蔬b感
圖像進行實時采集和處理的遙感圖像處理平臺。
背景技術(shù)：
目前，在現(xiàn)有遙感圖像實時處理平臺中，能夠支持較高分辨率的掃描成像系統(tǒng)并 不太多，不僅如此，能夠支持在一維方向上像素達6000點以上的超高分辨率的遙感圖像的 實時處理平臺更是鳳毛麟角，幾乎在國內(nèi)未曾發(fā)現(xiàn)有這一類型的產(chǎn)品。 現(xiàn)有的遙感圖像處理平臺和照相設(shè)備(遙感器)大多都是相對獨立的兩套設(shè)備， 因此遙感圖像的處理平臺便不能很好的對照相設(shè)備(如曝光、增益等功能)進行有效的實 時控制，以至于其連動性差、穩(wěn)定性也較低。并且除上述的兩點之外，許多分辨率較高的的 遙感圖像實時處理平臺基本都是基于傳統(tǒng)計算機來工作運行的，由于缺少專用的操作處理 系統(tǒng)，便會在圖像數(shù)據(jù)處理時出現(xiàn)延時現(xiàn)象，而不能很好的滿足圖像處理平臺對實時性方 面的要求。

發(fā)明內(nèi)容
本發(fā)明針對目前現(xiàn)有遙感圖像實時處理平臺中，圖像分辨率較低，遙感圖像處理 平臺和照相設(shè)備(遙感器)大多都相對獨立，不能有效地控制，且在圖像處理時會出現(xiàn)速度 慢、實時性差等一系列問題，為此對其進行了合理的改良，從而達到降低成本和提高其使用 性的目的。 為了達到上述目的，本發(fā)明采用如下的技術(shù)方案來實現(xiàn) —種基于FPGA及DSP功能的超高分辨率遙感圖像實時處理平臺，所述的遙感圖像 實時處理平臺主要包括圖像采集模塊、圖像預(yù)處理模塊及遙感圖像核心處理模塊；
所述圖像采集模塊包括通過光信號的轉(zhuǎn)變來獲取圖像的光纖耦合傳感器，及用于 將遙感圖像從光信號轉(zhuǎn)換成數(shù)字信號的Cmos圖像傳感器； 所述圖像預(yù)處理模塊包括將Bayer格式的圖像信號轉(zhuǎn)換成亮度信號的現(xiàn)場可編 程門陣列FPGA芯片，及與所述FPGA芯片相連的充當(dāng)FPGA芯片圖像數(shù)據(jù)緩沖器的SRAM儲 存器和用于固化FPGA芯片代碼的Flash儲存器。 所述遙感圖像核心處理模塊包括將圖像數(shù)據(jù)進行超高分辨率處理圖像處理算法 并輸出的微處理器DSP芯片，及與所述DSP芯片相連的用于作為DSP芯片圖像數(shù)據(jù)緩沖儲 存的高速SDRAM儲存器和用于固化DSP代碼的Flash儲存器； 所述光纖耦合傳感器與所述Cmos圖像傳感器相連，所述Cmos圖像傳感器的數(shù)據(jù) 輸出端與所述現(xiàn)場可編程門陣列FPGA芯片相連，所述現(xiàn)場可編程門陣列FPGA芯片與所述 數(shù)字信號微處理器DSP芯片相連，所述數(shù)字信號微處理器DSP芯片與所述Cmos圖像傳感器 的控制端相連。
4
所述FPGA芯片通過以下步驟實現(xiàn)圖像的預(yù)處理 (101)先進行從左往右的移位操作，將輸入的第一行8位圖像數(shù)據(jù)通過前三個移 位寄存器FD存入第一個先入先出存儲器FIFO中； (102)在存入第一行數(shù)據(jù)后，繼續(xù)進行移位操作，將輸入的第二行圖像數(shù)據(jù)通過前 三個移位寄存器FD存入第一個先入先出存儲器FIFO中，且與此同時，存儲在的第一個先入 先出存儲器FIFO中的第一行數(shù)據(jù)開始輸送至第四個移位寄存器FD，并經(jīng)過移位操作存入 第二個先入先出存儲器FIFO中； (103)當(dāng)?shù)谝弧⒍袛?shù)據(jù)完全存儲后，繼續(xù)進行移位操作，將輸入的第三行圖像數(shù) 據(jù)輸送并存入第三個移位寄存器FD中； (104)讀取第三個移位寄存器FD及兩個先入先出存儲器FIFO的輸出端口中的圖 像數(shù)據(jù)，組成一組3X3的圖像數(shù)據(jù)矩陣，然后通過線性插值計算公式計算RGB信號。
所述DSP芯片通過以下步驟實現(xiàn)圖像的處理 (201)先從光纖耦合傳感器采集那些經(jīng)過線陣至面陣的轉(zhuǎn)換而得來的面陣形式的 光纖束圖像數(shù)據(jù)； (202)采用雙模板極值濾波器對所得的光纖束圖像中的光纖中心進行粗略定位， 并將整個光纖束圖像中的每個光纖中心都確定于大約為5X5的圖像塊范圍中；
(203)為了減少下一步操作的運算量，對上一步中得到的圖像進行腐蝕和裁邊技 術(shù)處理，來得到背景為黑色的二值圖像； (204)在上述的二值圖像中，通過對亮塊進行Z字型搜索，來獲得整個面陣光纖圖 像中所有光纖的位置坐標(biāo)表； (205)按照位置坐標(biāo)表對每一幅掃描的面陣光纖圖像進行圖像信息抽取，將光纖
束出端的一幀圖像還原成原始目標(biāo)圖像中的一行，完成面陣與線陣之間的轉(zhuǎn)換； (206)將得到的一系列線陣圖像拼接成一幅完整的掃描圖像。 本發(fā)明為一種能夠克服上述多項缺陷的、實現(xiàn)超高分辨率的遙感圖像實時處理平 臺。該平臺可以實時傳送2592X1944的高分辨率圖像，并能實時處理在一維方向上像素達 6000點以上超高分辨率的遙感圖像，除此之外平臺還支持對照相設(shè)備的曝光與增益等工作 參數(shù)進行較為便利的調(diào)整與控制，以此保證系統(tǒng)的擴展性、可靠性以及實時性。


下面結(jié)合附圖對本發(fā)明作進一步說明。
圖1是本發(fā)明中的系統(tǒng)結(jié)構(gòu)方框圖。
圖2是本發(fā)明中關(guān)鍵電路連接圖。 圖3是本發(fā)明中FIF0_FD的算法模板流程圖。 圖4是本發(fā)明中整個光纖束成像算法模板流程圖。
具體實施例方式
為了使本發(fā)明實現(xiàn)的技術(shù)手段、創(chuàng)作特征、達成目的與功效易于明白了解，下面結(jié) 合具體圖示，進一步闡述本發(fā)明。 如圖l所示，本發(fā)明采用的技術(shù)方案為搭建一種基于FPGA及DSP功能的嵌入式遙感圖像實時處理平臺，該平臺主要分為三個功能塊圖像采集模塊、圖像預(yù)處理模塊與遙 感圖像核心處理模塊。 圖像采集模塊包括通過光信號轉(zhuǎn)變來獲取圖像的光纖耦合傳感器，及用于將遙感 圖像從光信號轉(zhuǎn)換成數(shù)字信號的Cmos圖像傳感器；并通過這兩個功能器件來實現(xiàn)遙感圖 像的初步獲取及進行數(shù)據(jù)轉(zhuǎn)換以方便對DSP芯片進行圖像數(shù)據(jù)傳輸?shù)墓δ堋?
圖像預(yù)處理模塊包括將Bayer格式的圖像信號轉(zhuǎn)換成亮度信號的現(xiàn)場可編程門 陣列FPGA芯片，來以此進行一些圖像預(yù)處理以減少之后DSP芯片的核心算法的計算量。且 FPGA芯片還連接有充當(dāng)FPGA芯片圖像數(shù)據(jù)緩沖器的SRAM儲存器，及用于固化FPGA芯片代 碼的Flash儲存器。 而遙感圖像核心處理模塊主要完成將采集的遙感圖像信號經(jīng)超高分辨率成像算 法轉(zhuǎn)換成超高分辨率圖像的功能。該模塊外圍設(shè)備主要包括DSP芯片，且DSP芯片也連接 有用于圖像緩沖儲存的高速SDRAM存儲器和固化DSP芯片代碼的Flash儲存器。
在整個工作平臺中，光纖耦合傳感器與Cmos圖像傳感器相連，Cmos圖像傳感器的 數(shù)據(jù)輸出端與現(xiàn)場可編程門陣列FPGA芯片相連，現(xiàn)場可編程門陣列FPGA芯片與數(shù)字信號 微處理器DSP芯片相連，數(shù)字信號微處理器DSP芯片還與Cmos圖像傳感器的控制端相連； 且現(xiàn)場可編程門陣列FPGA芯片通過與其相連的USB傳輸芯片，將平臺處理完成后得到的超 高分辨率圖像數(shù)據(jù)信號傳輸至上位機。這樣便可以使得工作平臺上圖像采集模塊、圖像預(yù) 處理模塊及遙感圖像核心處理模塊與USB傳輸模塊連接在一起，來實現(xiàn)工作平臺的正常運 行。 本發(fā)明實施時，如圖2所示，圖像采集、預(yù)處理和傳輸功能塊所采用的Cmos圖像 傳感器是MICRON公司生產(chǎn)的五百萬像素Cmos傳感器MT9T001 ;FPGA芯片為現(xiàn)場可編程 門陣列芯片，采用的是Xilinx公司的Spartan III系列XC3S1500-4FG456C芯片；SRAM儲 存器采用的是ISSI公司出品的IS64LV51216芯片，F(xiàn)LASH儲存器使用的Xilinx公司的 XCF08PV0G48C芯片。而相應(yīng)的USB傳輸芯片使用的是CYPRESS公司的CY7C68013芯片。 [OO36]Cmos圖像傳感器MT9T001的數(shù)據(jù)輸出端口與FPGA的Bank6和Bank7區(qū)的管腳相 連，以獲取光纖耦合傳感器所傳輸?shù)倪b感圖像信號。為了減少系統(tǒng)的復(fù)雜度，Cmos圖像傳 感器的I2C控制端口是與DSP芯片匿642的I2C控制端口直接進行二線無縫相連。
SRAM儲存器IS64LV51216芯片作為FPGA芯片中圖像數(shù)據(jù)的緩沖儲存器，通過地址 總線及數(shù)據(jù)總線與FPGA芯片的BankO、 Bankl和Bank2區(qū)的管腳相連。
FLASH儲存器XCF08PV0G48C芯片采用了主串模式和JTAG模式兩種配置與FPGA進 行連接。JTAG模式主要用于在線調(diào)試源程序，在系統(tǒng)掉電之后，配置的內(nèi)容將會丟失，而主 串模式主要用于后期程序的固化。 USB CY7C68013傳輸芯片與FPGA芯片的Bank3區(qū)的管腳相連，該芯片主要工作在 Slave FIFO模式下，即從模式，其主要負責(zé)將圖像數(shù)據(jù)按照USB協(xié)議進行封裝并上傳至上 位機。 遙感圖像核心處理模塊中的DSP芯片，選用的是TI公司生產(chǎn)的TMS320匿642芯 片。這種DM642芯片為一種將圖像數(shù)據(jù)進行超高分辨率圖像算法處理并輸出的數(shù)字信號微 處理器，雖然其內(nèi)部設(shè)有16KB的一級程序緩存，16KB的一級數(shù)據(jù)緩存和256KB的程序數(shù)據(jù) 共享二級緩存。但對于這種直接處理圖像數(shù)據(jù)的系統(tǒng)來說，這些緩存是遠遠不夠的，尤其是
6本系統(tǒng)中采集的遙感圖像，其一幅圖像數(shù)據(jù)大小便可以高達5M左右，因此本系統(tǒng)擴展連接 了兩片Micron公司的SDRAM儲存器MT48LC8M32B2芯片共64MB的數(shù)據(jù)存儲器，還擴展了一 片8MB的FLASH儲存器AMD公司的Am29LV800B芯片來存放應(yīng)用程序以及部分數(shù)據(jù)。兩片 SDRAM儲存器映射到DSP芯片的外部地址空間，即DSP芯片中EMIFA CEO所對應(yīng)的256M地 址空間(0x80000000 0x8fffffff)，而Flash儲存器映射至DSP芯片的EMIFA CE1所對應(yīng) 的256M地址空間(0x90000000 0x9fffffff)中。 FPGA芯片與DSP芯片之間的數(shù)據(jù)接口采用Vport接口方式。即FPGA芯片圖像數(shù) 據(jù)輸出端連接至DSP芯片的Vportl端口 。在本系統(tǒng)中DSP芯片采集端口為了配合FPGA芯 片的圖像輸出格式而選擇工作在8Bit—Raw模式中。因此還需參照TI提供的視頻端口微 驅(qū)動撰寫DSP芯片采集端口的驅(qū)動。待處理完數(shù)據(jù)之后，DSP芯片再將數(shù)據(jù)通過VportO的 8Bit_Raw模式發(fā)送至FPGA芯片。 由于Cmos圖像傳感器輸出的是Bayer圖像，為了便于與后續(xù)的DSP芯片進行數(shù)據(jù) 的通信和減少DSP芯片的運算工作量，F(xiàn)PGA芯片還需要將Bayer格式的圖像信號轉(zhuǎn)換成亮 度信號。該算法處理的數(shù)據(jù)量大，處理速度的要求高，但運算結(jié)構(gòu)相對比較簡單，僅僅依靠 FPGA芯片運算便可以實現(xiàn)。且為了實現(xiàn)該算法，在FPGA芯片中擬采用FIFO_FD的算法模板 (具體算法模型參見圖3)。該FIFO_FD算法模板的具體執(zhí)行過程如下
第一步，先進行從左往右的移位寄存的操作，即將獲得的第一行的8位圖像信號 送到第一個移位寄存器中，然后經(jīng)過移位操作從前三個移位寄存器FD存入左邊第一個先 入先出存儲器4192—Byte—FIF0中。 第二步，在存入第一行數(shù)據(jù)后，將送入的第二行的圖像數(shù)據(jù)經(jīng)過移位操作從移位 寄存器FD存入左邊第一個先入先出存儲器FIFO,同時先前存儲在第一個先入先出存儲 器FIFO的第一行數(shù)據(jù)開始傳輸?shù)降谒膫€FD，再經(jīng)過移位操作存入第二個先入先出存儲器 FIFO。 第三步，等第一、二行圖像數(shù)據(jù)都存儲完之后，便可以將輸入的第三行圖像數(shù)據(jù)通 過移位傳輸送達至第三個移位寄存器FD中。 第四步，同時讀取第三個移位寄存器FD和前、后兩個先入先出存儲器FIFO中輸出 端口的圖像數(shù)據(jù)，并將之組成一個3 X 3的圖像數(shù)據(jù)矩陣，然后就可以根據(jù)線性插值計算公 式計算RGB信號。 這種FIFO FD算法的好處在于使遙感圖像實時處理平臺，可以進行實時的圖像信 息的處理與傳輸，以此來避免其運行速度慢、實時性差等一系列問題。 而DSP芯片中采用的是為了實現(xiàn)本發(fā)明的功能而特別編寫的光纖束成像算法，其
主體思想在于先采集特殊排列的光纖偶合傳感器中由線陣至面陣轉(zhuǎn)換而得到的面陣形式
的光纖束圖像數(shù)據(jù)，然后在DSP芯片中將采集的面陣圖像轉(zhuǎn)換成線陣圖像，之后再將一系
列線陣圖像拼接成一幅完整的數(shù)據(jù)掃描圖像。其運算過程如圖4所示 步驟I ，先接收從光纖耦合傳感器中經(jīng)過線陣至面陣的轉(zhuǎn)換而得來的面陣形式的
光纖束圖像數(shù)據(jù)，得到一幅完整的光纖束圖像。 由于這些光纖束面陣出端圖像，由一個個大約為9X9大小的光纖圖像塊組成，因 此還需要將光纖的中心位置找出來，并通過這個過程為光纖中心位置定標(biāo)，才能實現(xiàn)將采 集到的面陣圖轉(zhuǎn)換成線陣圖。這種最為核心的定標(biāo)算法步驟如下
步驟n，為了形成的光纖中心亮塊圖，首先，采用雙模板極值濾波器對接收到的光
纖圖像中光纖的中心位置進行粗略定位，即利用9個3X3小模板對圖像進行處理，計算每 個小模板中像素的亮度和，如果當(dāng)前模板的亮度和為9個小模板中最大的，并且最小亮度 大于某一閾值時，則將該模板賦值為255，將其他小模板賦值為0。由此可將每個光纖的中 心確定于大約為5X5的圖像塊范圍中。 步驟III，為了減少下一步操作的運算量，對上一步中得到的圖像進行腐蝕和裁邊 技術(shù)處理，并通過此操作得到背景為黑色(即為0值)二值圖像。 步驟IV，對亮塊進行搜索，通過搜索來得到光纖的中心位置。考慮到光纖圖像獨有
的特點，本發(fā)明中采用Z字型搜索法，通過采用斜45°順序來搜索第一個根光纖的坐標(biāo)，即
搜索到第一個光纖亮塊時，用該亮塊的幾何中心位置代表光纖的中心位置，由此得到第一
根光纖的坐標(biāo)，之后利用光纖的先驗知識，即光纖之間的距離為某一個閾值(即大小為9個
像素左右)進行步進搜索，由此可以得到整個面陣光纖圖像中所有光纖的位置坐標(biāo)表。 步驟V，按照位置坐標(biāo)表對每一幅掃描的面陣光纖圖像進行圖像信息抽取，將光
纖束出端的一幀圖像還原成原始目標(biāo)圖像中的一行，完成面陣與線陣之間的轉(zhuǎn)換。 步驟VI，將得到的一系列線陣圖像拼接成一幅完整的數(shù)據(jù)掃描圖像。 通過以上DSP芯片所采用的整個光纖束成像算法，可以使遙感圖像核心處理模塊
完美的實現(xiàn)將采集的遙感圖像信號通過超高分辨率成像算法轉(zhuǎn)換成超高分辨率圖像功能，
來解決現(xiàn)在常用的遙感圖像實時處理平臺中，圖像分辨率較低，模糊等問題。 本發(fā)明使用時，其主要流程如下 ①先由DSP芯片通過I2C端口向Cmos圖像傳感器發(fā)出控制命令，調(diào)整Cmos圖像 傳感器輸出的圖像數(shù)據(jù)的分辨率，曝光率等。 ②然后，光纖耦合傳感器將光信號轉(zhuǎn)換成遙感信號，并通過圖像傳感器將采集到 的遙感圖像轉(zhuǎn)換成數(shù)字信號后發(fā)送至FPGA芯片中，再由FPGA芯片對圖像進行預(yù)處理，即將 Cmos圖像傳感器輸出的Bayer圖像信號轉(zhuǎn)換成亮度信號或RGB信號以減輕DSP芯片的運算 負擔(dān)，使得DSP芯片的工作量能夠有效地用于核心算法上，之后再由FPGA芯片將處理后的 圖像傳送至DSP芯片的Vportl端口 。 ③之后，DSP芯片將圖像數(shù)據(jù)通過Vportl端口從FIFO搬運至芯片外部的高速 SDRAM儲存器，并對采集的數(shù)據(jù)進行超高分辨率圖像算法處理，之后將處理完的數(shù)據(jù)再經(jīng)過 Vport0 口傳送至FPGA芯片。
接著，F(xiàn)PGA芯片通過在其內(nèi)部設(shè)置的FIFO運算模板完成對圖像數(shù)據(jù)緩沖的功 能，并在每一幀圖像數(shù)據(jù)前加上512個0x88的數(shù)據(jù)頭以方便上位機提取圖像數(shù)據(jù)。且FPGA 芯片通過同時檢測68013的FlagB管腳(即滿信號管腳)和FPGA芯片的FIFO模板的Empty 信號來控制圖像數(shù)據(jù)是否寫入至USB傳輸芯片中。之后，由68013完成USB傳輸芯片數(shù)據(jù) 的封裝并將封裝后的數(shù)據(jù)傳送到上位機。 ⑤最后，上位機C++程序通過DeviceloControl函數(shù)和USB通用驅(qū)動中相應(yīng)的接 口函數(shù)來獲取USB傳輸芯片傳送過來的圖像數(shù)據(jù)，且提取每一幀圖像數(shù)據(jù)的時候，都按照 原先由FPGA芯片添加的數(shù)據(jù)頭來提取圖像。 本發(fā)明的優(yōu)點是多方面的首先，該裝置是一個集圖像采集、圖像處理和圖像傳輸 為一體的系統(tǒng)設(shè)備，該裝置支持高分辨率圖像的輸入，支持對照相設(shè)備進行有效的集成控制，并且該裝置由于使用高性能的DSP芯片，可以集成各種高性能的圖像處理算法。由于 本發(fā)明中功能模塊的高集成性，大大提高了整個系統(tǒng)的有效性和實時性；其次，本發(fā)明采用 FPGA芯片與DSP芯片相結(jié)合的硬件架構(gòu)，該架構(gòu)結(jié)構(gòu)靈活，有較強的通用性，適用于模塊化 設(shè)計，從而能夠提高算法效率；同時其開發(fā)周期較短，系統(tǒng)易于維護和擴展，特別適合于高 速實時圖像信號處理。 以上顯示和描述了本發(fā)明的基本原理和主要特征和本發(fā)明的優(yōu)點。本行業(yè)的技術(shù) 人員應(yīng)該了解，本發(fā)明不受上述實施例的限制，上述實施例和說明書中描述的只是說明本 發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下，本發(fā)明還會有各種變化和改進，這些變 化和改進都落入要求保護的本發(fā)明范圍內(nèi)。本發(fā)明要求保護范圍由所附的權(quán)利要求書及其 等效物界定。
權(quán)利要求
一種基于FPGA及DSP功能的超高分辨率遙感圖像實時處理平臺，其特征在于，所述的遙感圖像實時處理平臺主要包括圖像采集模塊、圖像預(yù)處理模塊及遙感圖像核心處理模塊；所述圖像采集模塊包括通過光信號的轉(zhuǎn)變來獲取圖像的光纖耦合傳感器，及用于將遙感圖像從光信號轉(zhuǎn)換成數(shù)字信號的Cmos圖像傳感器；所述圖像預(yù)處理模塊包括將Bayer格式的圖像信號轉(zhuǎn)換成亮度信號的現(xiàn)場可編程門陣列FPGA芯片，及與所述FPGA芯片相連的充當(dāng)FPGA芯片圖像數(shù)據(jù)緩沖器的SRAM儲存器和用于固化FPGA芯片代碼的Flash儲存器。所述遙感圖像核心處理模塊包括將圖像數(shù)據(jù)進行超高分辨率圖像處理算法處理并輸出的微處理器DSP芯片，及與所述DSP芯片相連的用于作為DSP芯片圖像數(shù)據(jù)緩沖儲存的高速SDRAM儲存器和用于固化DSP代碼的Flash儲存器；所述光纖耦合傳感器與所述Cmos圖像傳感器相連，所述Cmos圖像傳感器的數(shù)據(jù)輸出端與所述現(xiàn)場可編程門陣列FPGA芯片相連，所述現(xiàn)場可編程門陣列FPGA芯片與所述數(shù)字信號微處理器DSP芯片相連，所述數(shù)字信號微處理器DSP芯片與所述Cmos圖像傳感器的控制端相連。
2. 根據(jù)權(quán)利要求1所述的一種基于FPGA及DSP功能的超高分辨率遙感圖像實時處理 平臺，其特征在于，所述FPGA芯片通過以下步驟實現(xiàn)圖像的預(yù)處理(101) 先進行從左往右的移位操作，將輸入的第一行8位圖像數(shù)據(jù)通過前三個移位寄 存器FD存入第一個先入先出存儲器FIFO中；(102) 在存入第一行數(shù)據(jù)后，繼續(xù)進行移位操作，將輸入的第二行圖像數(shù)據(jù)通過前三個 移位寄存器FD存入第一個先入先出存儲器FIFO中，且與此同時，存儲在的第一個先入先出 存儲器FIFO中的第一行數(shù)據(jù)開始輸送至第四個移位寄存器FD，并經(jīng)過移位操作存入第二 個先入先出存儲器FIFO中；(103) 當(dāng)?shù)谝?、二行?shù)據(jù)完全存儲后，繼續(xù)進行移位操作，將輸入的第三行圖像數(shù)據(jù)輸 送并存入第三個移位寄存器FD中；(104) 讀取第三個移位寄存器FD及兩個先入先出存儲器FIFO的輸出端口中的圖像數(shù) 據(jù)，組成一組3X3的圖像數(shù)據(jù)矩陣，然后通過線性插值計算公式計算RGB信號。
3. 根據(jù)權(quán)利要求1所述的一種基于FPGA及DSP功能的超高分辨率遙感圖像實時處理 平臺，其特征在于，所述DSP芯片通過以下步驟實現(xiàn)圖像的處理(201) 先從光纖耦合傳感器采集那些經(jīng)過線陣至面陣轉(zhuǎn)換而得來的面陣形式的光纖束 圖像數(shù)據(jù)；(202) 采用雙模板極值濾波器對所得的光纖束圖像中的光纖中心進行粗略定位，并將 整個光纖束圖像中的每個光纖中心確定于大約為5X5的圖像塊范圍中；(203) 為了減少下一步操作的運算量，對上一步中得到的圖像進行腐蝕和裁邊技術(shù)處 理，來得到背景為黑色的二值圖像；(204) 在上述的二值圖像中，通過對亮塊進行Z字型搜索，來獲得整個面陣光纖圖像中 所有光纖的位置坐標(biāo)表；(205) 按照位置坐標(biāo)表對每一幅掃描的面陣光纖圖像進行圖像信息抽取，將光纖束出 端的一幀圖像還原成原始目標(biāo)圖像中的一行，完成面陣與線陣之間的轉(zhuǎn)換；(206)將得到的一系列線陣圖像拼接成一幅完整的掃描圖像c
全文摘要
本發(fā)明公開了一種基于FPGA及DSP功能的超高分辨率遙感圖像實時處理平臺，主要包括由光纖耦合傳感器及Cmos圖像傳感器組成的圖像采集模塊、由現(xiàn)場可編程門陣列FPGA芯片和連接在FPGA芯片上的SRAM儲存器及Flash儲存器組成的圖像預(yù)處理模塊，以及由數(shù)字信號微處理器DSP芯片和連接在DSP芯片上的高速SDRAM儲存器及Flash儲存器組成的遙感圖像核心處理模塊。本發(fā)明支持高分辨率圖像，由于其高集成度控制，大大提高了系統(tǒng)的有效性與實時性；采用的硬件架構(gòu)簡單靈活，有較強的通用性，適用于模塊化設(shè)計，從而能夠提高算法效率；同時其開發(fā)周期較短，系統(tǒng)易于維護和擴展，特別適合于高速實時圖像信號處理。
文檔編號G01S7/48GK101783008SQ20091019703
公開日2010年7月21日 申請日期2009年10月13日 優(yōu)先權(quán)日2009年10月13日
發(fā)明者安博文, 潘勝達 申請人:上海海事大學(xué)