專利名稱:嵌入式計算機電測綜合儀器的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種電變量測試設(shè)備,尤其是一種嵌入式計算機電測綜合儀器。
背景技術(shù):
現(xiàn)有的通用電子測量儀器以分立儀器為主,功能單一、無嵌入式操作系 統(tǒng)、無組合擴展功能,諸如信號發(fā)生器、示波器、邏輯分析儀、頻譜分析儀、
頻率計、數(shù)字集成電路測試儀、LCR測量儀、萬用表等。使用時,往往同時 需用到兩種或兩種以上不同功能的儀器,這給使用者帶來不便。
發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種嵌入式計算機電測綜合儀器,通過一個測 量儀器實現(xiàn)了信號發(fā)生、示波、邏輯分析、頻譜分析、頻率計、數(shù)字集成電 路測試、LCR測量和/或萬用表功能。
本發(fā)明采用如下技術(shù)方案
所述嵌入式計算機電測綜合儀器包括控制單元、輸入電路單元和輸出電 路單元,所述控制單元包含主控制處理器、存儲器、人機交互界面,主控制 處理器分別連接并控制存儲器和人機交互界面;輸入電路單元包含示波器模 塊、頻語分析儀模塊、邏輯分析儀模塊、萬用表模塊、電阻電容電感測量儀 模塊、頻率計模塊和/或數(shù)字集成電路測試儀模塊各功能儀器的輸入電路功能 模塊;輸出電路單元則包含信號發(fā)生器功能模塊;控制單元通過總線進行與 輸入電路單元各模塊通信并控制各模塊工作。
優(yōu)選地,所述主控制處理器包括一個可編程邏輯器件,所述可編程邏輯 器件內(nèi)包括一控制內(nèi)核,在控制內(nèi)核內(nèi)部構(gòu)建有一多任務(wù)操作系統(tǒng),在系統(tǒng) 中為輸入電路單元中個模塊創(chuàng)建單獨的進程,來完成各自的數(shù)據(jù)采集、處理和各種控制信息的處理,同時創(chuàng)建圖形界面顯示進程和通信處理進程,各進 程間利用消息進行通信、交換數(shù)據(jù)。
優(yōu)選地,所述控制內(nèi)核內(nèi)包括一硬件加速器。
優(yōu)選地,所述示波器模塊和頻語分析儀模塊包括CH1、 CH2示波器的雙 輸入通道、ADC轉(zhuǎn)換、DAC模塊、時鐘管理電路、EXT觸發(fā)輸入電路以及 FPGA模塊,F(xiàn)PGA模塊中包括一 SOPC接口模塊,F(xiàn)PGA模塊中通過SOPC 接口模塊與主控單元并行總線相連。
優(yōu)選地,所述信號發(fā)生器模塊包括SOPC接口、外部存儲器接口、內(nèi)部 控制寄存器、主波形DDS、調(diào)制波形DDS、 DAC模塊、外部控制模塊、AD7920 接口、 AD9755接口、 AD5662接口。
優(yōu)選地,所述邏輯分析儀模塊包括電平比較單元、電平轉(zhuǎn)換單元、主控 單元、顯示單元,輸入分析信號依次經(jīng)過電平比較單元和電平轉(zhuǎn)換單元預(yù)處 理,將信號發(fā)送到主控單元,主控單元處理信號并將處理結(jié)果發(fā)送到顯示單 元顯示。
優(yōu)選地,所述頻率計模塊包括微處理單元、控制電路單元、低頻雙通道 輸入單元、放大器單元、轉(zhuǎn)換器單元、高頻輸入單元、高速場效應(yīng)管放大器 和分頻器,控制電路單元分別控制低頻雙通道輸入單元、放大器單元和轉(zhuǎn)換 器單元,低頻雙通道輸入單元將低頻輸入信號發(fā)送至放大器放大,放大后的 低頻信號發(fā)送至轉(zhuǎn)換器,轉(zhuǎn)換器處理后的低頻信號發(fā)送至所述主控單元內(nèi)的 等精度測量模塊;高頻輸入單元將輸入信號發(fā)送至高速場效應(yīng)管放大器,放 大后的高頻信號經(jīng)過分頻器分頻后發(fā)送至所述主控單元內(nèi)的等精度測量模 塊。 -
優(yōu)選地,所述LCR測試儀模塊包括第一測試夾、第二測試夾、檔位切換 單元、電阻/電容測量單元、電感測量單元和微處理單元,其中檔位切換單元 連接第一測試夾和第二測試夾對在第一測試夾和第二測試夾的輸入信號類型 切換,檔位切換單元輸出的信號分別發(fā)送至電阻/電容測量單元和電感測量單 元,電阻/電容測量單元和電感測量單元輸出信號到微處理單元,微處理單元 與所述控制單元的控制進行通信,接收控制并發(fā)送測量結(jié)果。
優(yōu)選地,所述數(shù)字集成電路測試儀模塊包括測試座單元、引腳控制電路 矩陣單元、CPLD/FPGA模塊單元和從控制器單元,其中引腳控制電路矩陣單元獲取測試座單元獲得的數(shù)據(jù)并發(fā)送給CPLD/FPGA模塊單元、CPLD/FPGA ^^莫塊單元處理數(shù)據(jù)后發(fā)送至從控制單元,從控制器單元接受所述控制單元的 控制并將處理結(jié)果發(fā)送至所述控制單元。
本發(fā)明電子測量儀器通過控制單元通過總線進行與示波器模塊、頻鐠分 析儀模塊、邏輯分析儀模塊、萬用表模塊、電阻電容電感測量儀模塊、頻率 計模塊、數(shù)字集成電路測試儀模塊各功能儀器的輸入電路功能模塊和/或信號 發(fā)生器功能模塊通信,并控制所述各模塊工作,讓使用者實現(xiàn)信號發(fā)生器、 示波器、邏輯分析儀、頻i普分析儀、頻率計、數(shù)字集成電路測試儀、LCR測 量儀、萬用表等基本儀器的功能,且各儀器功能可并行工作。
圖l是本發(fā)明的模塊組成圖2本發(fā)明的軟件框圖3示波器/頻譜分析儀功能模塊框圖4信號發(fā)生器功能模塊框圖5邏輯分析儀功能模塊框圖6頻率計功能模塊框圖7LCR測試儀功能模塊電路圖8數(shù)字集成電路測試儀功能模塊框圖。
本發(fā)明目的、功能及優(yōu)點將結(jié)合實施例,參照附圖做進一步說明。
具體實施例方式
本實施例的電子測量儀器通過控制單元通過總線進行與示波器模塊、頻 譜分析儀模塊、邏輯分析儀模塊、萬用表模塊、電阻電容電感測量儀模塊、 頻率計模塊、數(shù)字集成電路測試儀模塊各功能儀器的輸入電路功能模塊和/或
信號發(fā)生器功能模塊通信,并控制所述各模塊工作,實現(xiàn)信號發(fā)生器、示波 器、邏輯分析儀、頻譜分析儀、頻率計、數(shù)字集成電路測試儀、LCR測量儀、 萬用表等基本儀器的功能。如圖1和圖2所示,所述嵌入式計算機電測綜合儀器包括主控單元1、輸 入電路單元2和輸出電路單元3,所述控制單元1包含主控制處理器11、存 儲器12、人機交互界面13,主控制處理器11分別連接并控制存儲器12和人 機交互界面13;輸入電路單元2包含示波器模塊21、頻譜分析儀模塊22、邏 輯分析儀模塊23、萬用表模塊24、電阻電容電感測量儀模塊25、頻率計模塊 26和/或數(shù)字集成電路測試儀模塊27;輸出電路單元3包括信號發(fā)生器功能模 塊31;控制單元1通過總線進行與輸入電路單元2和/或輸出電路單元3中各 模塊通信并控制各模塊工作。由此實現(xiàn)信號發(fā)生器、示波器、邏輯分析儀、 頻譜分析儀、頻率計、數(shù)字集成電路測試儀、LCR測量儀、萬用表等基本儀 器的功能
本實施例采取主控單元與各分功能模塊相結(jié)合的主從分布式來共同控 制。主控單元1的FPGA模塊(Field - Programmable Gate Array,現(xiàn)場可編程 門陣列)作為整個集成儀器的主控制處理器11,使用的處理器為Altera公司 32位軟核處理器Nios㊣II, Nios II嵌入式處理器是一個用戶可配置的通用 RISC嵌入式處理器,是一款non-MMU的處理器。
為了使綜合儀器多種儀器并行工作,用戶可以同時使用多種儀器,這就 要求各儀器相應(yīng)的控制程序并行、及時得處理各自得數(shù)據(jù)和用戶得各種操作。 本發(fā)明的第二實施例采用多任務(wù)的嵌入式操作系統(tǒng),優(yōu)選選4奪方案為^Clinux 系統(tǒng),它是Linux針對non-MMU的處理器的衍生版。顯示屏采用640*480點 陣的24位彩色TFT液晶屏,除了具有與通用儀器類似的鍵盤控制夕卜,本系統(tǒng) 還增加了觸摸屏控制方式,這使得用戶操作更方便、更直觀;擴展的存儲器 有FLASH芯片及SDRAM芯片,平臺還設(shè)計了 USB串行總線和網(wǎng)絡(luò)接口 , 以便與計算機或網(wǎng)絡(luò)聯(lián)接。在嵌入式操作系統(tǒng)中為每種儀器功能模塊創(chuàng)建單 獨的進程,來完成各自的數(shù)據(jù)采集、處理和各種控制信息的處理,同時創(chuàng)建 圖形界面顯示進程和通信處理進程。各進程間利用消息進行通信、交換數(shù)據(jù)。
由于像示波器、邏輯分析儀、DDS信號發(fā)生器等等都有非常大的數(shù)據(jù)處 理量,其處理速度直接影響了儀器得整體性能。所以本發(fā)明的第三實施例在嵌入式操作系統(tǒng)中采用了 Altera公司的Nios II C語言至硬件加速(C2H) 編譯器,將對時間要求較高的ANSI C函數(shù)轉(zhuǎn)換為FPGA模塊中的硬件加 速器,將用軟件實現(xiàn)的功能用硬件來實現(xiàn),大大加快了關(guān)鍵函數(shù)得執(zhí)行速度, 提升了軟件性能。該集成儀器軟件設(shè)計采用了 (xClinux系統(tǒng)和C2H硬件加速 功能,4吏得系統(tǒng)能夠穩(wěn)定、高效的工作。
上述各個實施例中,如圖3所示,所述示波器模塊和頻譜分析儀模塊包 括CH1、 CH2示波器的雙輸入通道、ADC轉(zhuǎn)換、DAC模塊、時鐘管理電路、 EXT觸發(fā)輸入電路以及FPGA模塊,F(xiàn)PGA模塊中包括一 SOPC接口模塊, FPGA模塊中通過SOPC接口模塊與主控單元并行總線相連。
如圖4所示,所述信號發(fā)生器模塊包括SOPC接口 、外部存儲器接口 、 內(nèi)部控制寄存器、主波形DDS、調(diào)制波形DDS、 DAC才莫塊、外部控制才莫塊、 AD7920接口、 AD9755接口、 AD5662接口。
如圖5所示,所述邏輯分析儀模塊包括電平比較單元、電平轉(zhuǎn)換單元、 主控單元、顯示單元,輸入分析信號依次經(jīng)過電平比較單元和電平轉(zhuǎn)換單元 預(yù)處理,將信號發(fā)送到主控單元,主控單元處理信號并將處理結(jié)果發(fā)送到顯 示單元顯示。
如圖6所示,所述頻率計模塊包括微處理單元、控制電路單元、低頻雙 通道輸入單元、放大器單元、轉(zhuǎn)換器單元、高頻輸入單元、高速場效應(yīng)管放 大器和分頻器,控制電路單元分別控制低頻雙通道輸入單元、放大器單元和 轉(zhuǎn)換器單元,低頻雙通道輸入單元將低頻輸入信號發(fā)送至放大器放大,放大
后的低頻信號發(fā)送至轉(zhuǎn)換器,轉(zhuǎn)換器處理后的低頻信號發(fā)送至所述主控單元 內(nèi)的等精度測量模塊;高頻輸入單元將輸入信號發(fā)送至高速場效應(yīng)管放大器, 放大后的高頻信號經(jīng)過分頻器分頻后發(fā)送至所述主控單元內(nèi)的等精度測量模 塊。
如圖7所示,所述LCR測試儀模塊包括第一測試夾、第二測試夾、檔位 切換單元、電阻/電容測量單元、電感測量單元和微處理單元,其中檔位切換 單元連接第一測試夾和第二測試夾對在第一測試夾和第二測試夾的輸入信號 類型切換,檔位切換單元輸出的信號分別發(fā)送至電阻/電容測量單元和電感測 量單元,電阻/電容測量單元和電感測量單元輸出信號到微處理單元,微處理
8單元與所述控制單元的控制進行通信,接收控制并發(fā)送測量結(jié)果。
如圖8所示,所述數(shù)字集成電路測試儀模塊包括測試座單元、引腳控制 電路矩陣單元、CPLD/FPGA模塊單元和從控制器單元,其中引腳控制電路矩 陣單元獲取測試座單元獲得的數(shù)據(jù)并發(fā)送給CPLD/FPGA模塊單元、 CPLD/FPGA模塊單元處理數(shù)據(jù)后發(fā)送至從控制單元,從控制器單元接受所述 控制單元的控制并將處理結(jié)果發(fā)送至所述控制單元。
現(xiàn)以示波器軟件為例說明嵌入式操作系統(tǒng)的工作流程。示波器進程根據(jù) 用戶設(shè)置的各種參數(shù)完成對數(shù)據(jù)得采集、處理從而得到各種測量參數(shù)和待顯 示的波形數(shù)據(jù),示波器進程每次完成一次完整的處理過程后,將處理后的數(shù) 據(jù)以消息得形式發(fā)往圖形界面顯示進程和通信處理進程,由圖形界面顯示進 程完成對各種參數(shù)的顯示和波形的顯示,通信處理進程根據(jù)用戶設(shè)置將數(shù)據(jù) 通過USB、網(wǎng)絡(luò)接口發(fā)送給外部處理程序。通信處理進程同時還監(jiān)測4建盤、 觸摸屏、USB、網(wǎng)絡(luò)接口的各種數(shù)據(jù),處理后轉(zhuǎn)換為相關(guān)的消息發(fā)送到示波 器進程、圖形界面顯示進程以完成采集參數(shù)的設(shè)置和圖形顯示的調(diào)整。
示波器功能模塊如圖3所示,從FPGA模塊選用EP1C6Q240來控制數(shù)據(jù) 采集,運用實時與等效采樣技術(shù)設(shè)計出輸入帶寬為100MHz的示波器,它主 要由CH1、 CH2示波器的雙輸入通道、ADC轉(zhuǎn)換、DAC模塊、時鐘管理電 路、EXT觸發(fā)輸入電路、FPGA模塊部分等組成。
在示波器的從FPGA模塊中設(shè)計一個SOPC接口模塊與主控單元并行總 線相連,設(shè)有22位地址總線、16位數(shù)據(jù)總線及片選讀寫控制信號等,該模塊 收到主控單元發(fā)出的指令后先進行譯碼,然后對應(yīng)的模塊或功能進行控制, 以完成直流偏置調(diào)整、耦合及觸發(fā)方式切換、信號放大和衰減增益控制、數(shù) 據(jù)采集等功能。從FPGA模塊將ADC轉(zhuǎn)換后的波形數(shù)據(jù)通過接口模塊的數(shù)據(jù) 總線送到主控單元,由iiCli皿x中對應(yīng)的示波器進程進行控制存儲、分析,同 時供顯示進程調(diào)用顯示。
(1 )雙通道輸入電路采用運放和繼電器來實現(xiàn)外部輸入信號的調(diào)整直流 偏置,以及濾波和耦合方式的切換功能,輸入信號帶寬為100MHz,輸入信號 范圍為5mv 400V,轉(zhuǎn)換為100mv lV供AD采樣電路處理。
(2 ) DAC模塊采用AD1851進行輸出DA轉(zhuǎn)換,這是FPGA模塊用來控 制各輸入電路模塊的放大電路的信號放大和衰減增益,以及調(diào)整直流偏置。(3 ) EXT觸發(fā)輸入電路采用高速比較器AD96685、 LM1881等器件將觸 發(fā)信號轉(zhuǎn)換成方波觸發(fā)信號。觸發(fā)方式可釆用有可調(diào)節(jié)電平觸發(fā)、視頻觸 發(fā)、外觸發(fā)等方式。本系統(tǒng)采用外部硬件觸發(fā)方式。FPGA模塊根據(jù)信號的大 小和用戶鍵入的噪音抑制、耦合方式、噪音抑制、高頻濾波等要求對觸發(fā)電 路進行控制。
頻語分析儀共用示波器的輸入電路,只在軟件上對從示波器輸入電路采 集到的信號進行頻語分析即可。
信號發(fā)生器功能模塊如圖4所示,從FPGA模塊(FieldProgrammable Gate Array,現(xiàn)場可編程門陣列)中設(shè)計有SOPC接口、外部存儲器接口、 FPGA 模塊內(nèi)部控制寄存器、主波形DDS、調(diào)制波形DDS、 AD 1851 、外部控制HC595 、 AD7920接口、 AD9755接口、 AD5662接口等模塊。
(1 ) SOPC接口模塊FPGA模塊與系統(tǒng)主控制板的通信采用SPI接口 , 一次傳輸24位,高20位作為地址或高16位作為數(shù)據(jù),低4位作為控制;寫 操作時,先寫入相應(yīng)的20位地址及寫控制命令,并存放在地址寄存器,再把 16位數(shù)據(jù)寫入數(shù)據(jù)寫寄存器,并置數(shù)據(jù)寫準備好標志位,將數(shù)據(jù)按讀寫存儲 器時序輸出后,自動清除數(shù)據(jù)準備標志位;讀數(shù)據(jù)時,先寫入20位地址及寫 控制命令,SOPC延時固定的時間,等待SOPC接口將16位數(shù)據(jù)讀到內(nèi)部讀 寄存器,并置數(shù)據(jù)讀準備好標志位,讀寄存器與標志位組合成24位數(shù)據(jù),發(fā) 送到SOPC, SOPC可根據(jù)標志位對數(shù)據(jù)進行判斷是否正確。
(2 )外部存儲器接口模塊將外部SRAM數(shù)據(jù)讀到主波形DDS模塊, 及由SOPC接口模塊通過本模塊來讀寫SRAM,各總線用三態(tài)門控制,SOPC 接口與主波形DDS的高19位地址作為讀寫外部SRAM的地址,第0位地址 作為SRAM32位數(shù)據(jù)的高16位與低16位的選擇控制信號。
(3) 調(diào)制波形DDS模塊采用FPGA模塊內(nèi)部SRAM存儲波形數(shù)據(jù), 根據(jù)DDS基本原理,接收FPGA模塊內(nèi)部控制寄存器的控制參數(shù)及控制命令, 調(diào)頻時向主波形DDS輸出調(diào)制信號的數(shù)字序列,向AD5662接口輸出0,調(diào) 幅時向AD5662接口輸出調(diào)制信號的數(shù)字序列,向主波形DDS輸出0 。
(4) 主波形DDS模塊接收FPGA模塊內(nèi)部控制寄存器的命令、參數(shù)控制及數(shù)字調(diào)制信號,采用FPGA模塊外部SRAM,內(nèi)置分頻器,根據(jù)DDS 基本原理,實現(xiàn)主波形數(shù)字序列、數(shù)字實現(xiàn)調(diào)頻、調(diào)相、FSK、 PSK等信號 的輸出。在低頻段,新的時標頻率為尺=V^7/。,其中e為系統(tǒng)DDS內(nèi)核設(shè) 計中與頻率控制字運算符和相位截尾(取整)運算符有關(guān)的系數(shù),P0 = 2x (x為DDS相位累加器位數(shù)32),采用硬件描述語言(VHDL)用公式對時標
厶=7^7/。進行分頻后輸出新的采樣頻率,以提高信號低頻段的時域精度。
(5) FPGA模塊內(nèi)部控制寄存器模塊存儲FPGA模塊內(nèi)部各模塊的控 制命令及參數(shù),控制各模塊的工作。
(6 ) AD9755接口完成將主波形DDS的16位數(shù)據(jù)及時鐘輸出,AD5662 接口通過設(shè)計1個16位并串轉(zhuǎn)換器,將調(diào)制波形DDS的數(shù)據(jù)送到外部 AD5662。 AD7920接口通過設(shè)計1個16位串并轉(zhuǎn)換器,接收外部AD7920輸 入信號,將串行數(shù)據(jù)轉(zhuǎn)為16位并行數(shù)據(jù)送給調(diào)制波形DDS模塊,作為外部 調(diào)制數(shù)據(jù)。
(7)AD1851及外部控制HC595:設(shè)計1個16位并串轉(zhuǎn)換器,接收FPGA 模塊內(nèi)部控制寄存器的數(shù)據(jù),控制外部串行DAC AD1851,設(shè)計1個8位并 串轉(zhuǎn)換器,去控制模擬開關(guān)電壓保持電路,通過控制輸出電路實現(xiàn)系統(tǒng)直流 偏置和輸出幅度的控制。
本發(fā)明其余各測試功能模塊與現(xiàn)有的測試模塊測試原理相同,在此基礎(chǔ) 上將測量結(jié)果發(fā)送至主控單元中集中處理,處理流程與上述示波器相同,此 處不再贅述。
以上所述僅為本發(fā)明的優(yōu)選實施例,并非因此限制本實用新型的專利范 圍,凡是利用本實用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換, 或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域,均同理包括在本實用新型的專利 保護范圍內(nèi)。
ii
權(quán)利要求
1.一種嵌入式計算機電測綜合儀器,其特征是包括控制單元、輸入電路單元和輸出電路單元,所述控制單元包含主控制處理器、存儲器、人機交互界面,主控制處理器分別連接并控制存儲器和人機交互界面;輸入電路單元包含示波器模塊、頻譜分析儀模塊、邏輯分析儀模塊、萬用表模塊、電阻電容電感測量儀模塊、頻率計模塊和/或數(shù)字集成電路測試儀模塊等各功能儀器的輸入電路功能模塊;輸出電路單元則包含信號發(fā)生器功能模塊;控制單元通過總線進行與輸入電路單元、輸出電路單元各模塊通信并控制各模塊工作。
2、 如權(quán)利要求1所述的嵌入式計算機電測綜合儀器,其特征是所述主 控制處理器包括一個可編程邏輯器件,所述可編程邏輯器件內(nèi)包括一控制內(nèi) 核,在控制內(nèi)核內(nèi)部構(gòu)建有一多任務(wù)操作系統(tǒng),在系統(tǒng)中為輸入電路單元中 個模塊創(chuàng)建單獨的進程,來完成各自的數(shù)據(jù)采集、處理和各種控制信息的處 理,同時創(chuàng)建圖形界面顯示進程和通信處理進程,各進程間利用消息進行通 信、交換數(shù)據(jù)。
3、 如權(quán)利要求1或2所述的嵌入式計算機電測綜合儀器,其特征是所 述控制內(nèi)核內(nèi)包括一硬件加速器。
4、 如權(quán)利要求3所述的嵌入式計算機電測綜合儀器,其特征是所述示 波器才莫塊和頻譜分析儀模塊包括CH1 、 CH2示波器的雙輸入通道、ADC轉(zhuǎn)換、 DAC模塊、時鐘管理電路、EXT觸發(fā)輸入電路以及FPGA模塊,F(xiàn)PGA模塊 中包括一 SOPC接口模塊,F(xiàn)PGA模塊中通過SOPC接口模塊與主控單元并行 總線相連。
5、 如權(quán)利要求4所述的嵌入式計算機電測綜合儀器,其特征是所述信 號發(fā)生器模塊包括SOPC接口、外部存儲器接口、內(nèi)部控制寄存器、主波形 DDS、調(diào)制波形DDS、 DAC模塊、外部控制模塊、AD7920接口、 AD9755 接口、 AD5662接口。
6、 如權(quán)利要求5所述的嵌入式計算機電測綜合儀器,其特征是所述邏 輯分析儀模塊包括電平比較單元、電平轉(zhuǎn)換單元、主控單元、顯示單元,輸 入分析信號依次經(jīng)過電平比較單元和電平轉(zhuǎn)換單元預(yù)處理,將信號發(fā)送到主 控單元,主控單元處理信號并將處理結(jié)果發(fā)送到顯示單元顯示。
7、 如權(quán)利要求6所述的嵌入式計算機電測綜合儀器,其特征是所述頻 率計模塊包括微處理單元、控制電路單元、低頻雙通道輸入單元、放大器單 元、轉(zhuǎn)換器單元、高頻輸入單元、高速場效應(yīng)管放大器和分頻器,控制電路 單元分別控制低頻雙通道輸入單元、放大器單元和轉(zhuǎn)換器單元,低頻雙通道 輸入單元將低頻輸入信號發(fā)送至放大器放大,放大后的低頻信號發(fā)送至轉(zhuǎn)換 器,轉(zhuǎn)換器處理后的低頻信號發(fā)送至所述主控單元內(nèi)的等精度測量模塊;高 頻輸入單元將輸入信號發(fā)送至高速場效應(yīng)管放大器,放大后的高頻信號經(jīng)過 分頻器分頻后發(fā)送至所述主控單元內(nèi)的等精度測量模塊。
8、 如權(quán)利要求7所述的嵌入式計算機電測綜合儀器,其特征是所述LCR 測試儀模塊包括第一測試夾、第二測試夾、檔位切換單元、電阻/電容測量單 元、電感測量單元和微處理單元,其中檔位切換單元連接第一測試夾和第二 測試夾對在第一測試夾和第二測試夾的輸入信號類型切換,檔位切換單元輸 出的信號分別發(fā)送至電阻/電容測量單元和電感測量單元,電阻/電容測量單元 和電感測量單元輸出信號到微處理單元,微處理單元與所述控制單元的控制 進行通信,接收控制并發(fā)送測量結(jié)果。
9、 如權(quán)利要求8所述的嵌入式計算機電測綜合儀器,其特征是所述數(shù) 字集成電路測試儀模塊包括測試座單元、引腳控制電路矩陣單元、CPLD/FPGA 模塊單元和從控制器單元,其中引腳控制電路矩陣單元荻取測試座單元獲得 的數(shù)據(jù)并發(fā)送給CPLD/FPGA模塊單元、CPLD/FPGA模塊單元處理數(shù)據(jù)后發(fā) 送至從控制單元,從控制器單元接受所述控制單元的控制并將處理結(jié)果發(fā)送 至所述控制單元。
全文摘要
本發(fā)明涉及一種嵌入式計算機電測綜合儀器包括控制單元、輸入電路單元和輸出電路單元,所述控制單元包含主控制處理器、存儲器、人機交互界面,主控制處理器分別連接并控制存儲器和人機交互界面;輸入電路單元包含示波器模塊、頻譜分析儀模塊、邏輯分析儀模塊、萬用表模塊、電阻電容電感測量儀模塊、頻率計模塊和/或數(shù)字集成電路測試儀模塊各功能儀器的輸入電路功能模塊;輸出電路單元則包含信號發(fā)生器功能模塊;控制單元通過總線進行與輸入電路單元各模塊通信并控制各模塊工作。本發(fā)明電子測量儀器讓使用者實現(xiàn)信號發(fā)生器、示波器、邏輯分析儀、頻譜分析儀、頻率計、數(shù)字集成電路測試儀、LCR測量儀、萬用表等基本儀器的功能,且各儀器功能可并行工作。
文檔編號G01R15/12GK101603979SQ20081006781
公開日2009年12月16日 申請日期2008年6月11日 優(yōu)先權(quán)日2008年6月11日
發(fā)明者余熾業(yè), 躍 宋, 張志堅, 杜應(yīng)彪, 胡升平 申請人:東莞理工學(xué)院