專利名稱：通過(guò)監(jiān)控半橋或全橋式電路中的vs電壓進(jìn)行的雙向電流檢測(cè)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在高功率全橋或半橋式晶體管電路中進(jìn)行的雙向電流 檢測(cè)的方法和裝置，更具體地，在此方法和裝置中，本發(fā)明未在功率電路中 添加元件，并且此方法和裝置能被完整地集成到橋式驅(qū)動(dòng)器IC中。
本發(fā)明在上下文中將基于半橋式MOSFET電路進(jìn)行描述，但應(yīng)當(dāng)理解為 本發(fā)明公開(kāi)的概念也可直接應(yīng)用于使用其他類型的或功率的晶體管，以及全 橋式拓?fù)浣Y(jié)構(gòu)的電路。
背景技術(shù)：
高電壓半橋和全橋式功率電路有很多不同的應(yīng)用，例如電機(jī)驅(qū)動(dòng)器，熒 光燈的電子鎮(zhèn)流器和電源。在圖1中示出了簡(jiǎn)單的半橋式電路10。該電路使 用連接于MOSFET MHS和MLs的高端和低端圖騰柱，MOSFET MHS和M,.s供給負(fù)載 12，該負(fù)載12連接在MOSFET之間的公共節(jié)點(diǎn)14與電容CI和C2之間的第 二公共節(jié)點(diǎn)16之間，該供給經(jīng)過(guò)包含MOSFET MHs和電容Cl的第一電路路徑 以及包含MOSFET MLs和電容C2的第二電路路徑。柵極驅(qū)動(dòng)電路18，典型的是IC，根據(jù)邏輯輸入信號(hào)H^和U，提供柵極
驅(qū)動(dòng)信號(hào)來(lái)控制M0SFET M s和MLs的開(kāi)啟和關(guān)斷。
在包含半橋或全橋式拓?fù)浣Y(jié)構(gòu)的功率應(yīng)用中，反饋或防止擊穿狀況通常 需要電流檢測(cè)。傳統(tǒng)的電流檢測(cè)方法需要添加諸如電阻的額外元件到功率電 路中，例如添加在MOSFETS MHS禾PMLs之間(未示出)，這些額外元件是插入 式的，即會(huì)引起功率的浪費(fèi)，并且需要在驅(qū)動(dòng)器IC上添加額外的引腳。
另外，在一些高功率橋式拓?fù)鋺?yīng)用中，例如D類放大器，功率晶體管連 接于正負(fù)電壓軌(rail)之間，而非圖l所示出的高電壓軌和接地之間。這 種情況下，正負(fù)電流可能相遇。為使驅(qū)動(dòng)器IC中的測(cè)量電路可用于所有功 率橋式應(yīng)用中，測(cè)量電路必須能夠適應(yīng)負(fù)擺動(dòng)(negative swings)。
因此，需要一種電路實(shí)現(xiàn)方式和方法既避免了在功率電路中添加檢測(cè)元 件，又能夠與驅(qū)動(dòng)器IC集成，并且還能夠測(cè)量雙向電流。本發(fā)明將滿足上 述需求。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，半/全橋式電路中的低端開(kāi)關(guān)數(shù)量與電流檢測(cè)元件數(shù)量一 樣增加-一倍。因?yàn)榧褐狹0SFET開(kāi)關(guān)元件的RDS。N，且該開(kāi)關(guān)的漏極電壓和VS (公共節(jié)點(diǎn))電壓相同，當(dāng)?shù)投碎_(kāi)關(guān)打開(kāi)時(shí)，通過(guò)檢測(cè)VS電壓可以探知電 路中的電流。該電流檢測(cè)的方法完全是非插入式的，并且能完整地集成到驅(qū) 動(dòng)器IC中。
新電路的VS檢測(cè)部分基于前述的Dana Wilhelm專利申請(qǐng)公開(kāi)的技術(shù)。 Wilhelm申請(qǐng)的裝置設(shè)計(jì)為用于偏移檢測(cè)，也就是確定公共節(jié)點(diǎn)何時(shí)從高態(tài) 轉(zhuǎn)換成低態(tài)，或從低態(tài)轉(zhuǎn)換成高態(tài)。這在驅(qū)動(dòng)共振負(fù)載的電子鎮(zhèn)流器等中是 很必要的，這種情況下，低端M0SFET的提早開(kāi)啟將公共節(jié)點(diǎn)的電壓提升至 低端軌(low-side rail)的電壓。這種所謂的"硬開(kāi)關(guān)"是導(dǎo)致開(kāi)關(guān)損耗的原因并會(huì)引起MOSFET MHS和M^發(fā)熱，這可能最終導(dǎo)致MOSFET的故障。 如今，Wilhelm裝置的概念可用于電流檢測(cè)的觀點(diǎn)已被認(rèn)同。并且，通
過(guò)在傳輸至檢測(cè)電路的低端之前將MOSFET節(jié)點(diǎn)14的電壓即VS電壓上調(diào)一
固定值，使檢測(cè)負(fù)值和負(fù)電流成為可能，使電流檢測(cè)可雙向進(jìn)行。
因此，本發(fā)明的一個(gè)目的是提供一種在高功率MOSFET開(kāi)關(guān)輸出電路中
檢測(cè)電流的改進(jìn)的裝置和方法。
本發(fā)明的另一個(gè)目的是提供一種裝置和方法，其中利用連接于圖騰柱結(jié)
構(gòu)的兩個(gè)開(kāi)關(guān)晶體管的公共節(jié)點(diǎn)的電壓來(lái)確定基于低端晶體管的R,的電流。
本發(fā)明的另一個(gè)目的是提供一種裝置和方法，其中公共節(jié)點(diǎn)的電壓可被 上調(diào) 一預(yù)定值以允許檢測(cè)負(fù)電流。
本發(fā)明的另一個(gè)目的是提供一種電流檢測(cè)裝置，該裝置不需要在輸出電 流路徑中添加檢測(cè)元件。
本發(fā)明的另一個(gè)目的是提供一種電流檢測(cè)裝置，該裝置可與用于對(duì)單獨(dú) 的集成電路中的開(kāi)關(guān)晶體管的驅(qū)動(dòng)器的其他元件集成。
本發(fā)明的另一個(gè)目的是提供一種如上所述的電流檢測(cè)裝置，該裝置可與 具有半橋和全橋式拓?fù)浣Y(jié)構(gòu)的設(shè)備一起使用。
根據(jù)本發(fā)明的一個(gè)方面，這里提供了一種在高功率MOSFET開(kāi)關(guān)輸出電 路中檢測(cè)電流的裝置，該電路包括兩個(gè)連接在圖騰柱結(jié)構(gòu)中的開(kāi)關(guān)晶體管， 其中該晶體管之間的公共節(jié)點(diǎn)的電壓可由連接于該公共節(jié)點(diǎn)的電路來(lái)檢測(cè)， 該電壓可用于計(jì)算基于低端晶體管的R。s。K的電流。
根據(jù)本發(fā)明的另一方面，前述裝置可與輸出晶體管的驅(qū)動(dòng)器的其他元件 集成。
根據(jù)本發(fā)明的另一方面，晶體管之間的公共節(jié)點(diǎn)的電壓可被上調(diào)一固定 值，從而經(jīng)過(guò)低端晶體管的R,的正負(fù)電流都能被測(cè)量。通過(guò)結(jié)合以下附圖對(duì)本發(fā)明進(jìn)行詳細(xì)描述，本發(fā)明的確切特性以及其他 目的、特點(diǎn)和優(yōu)點(diǎn)將會(huì)變得更加清楚，其中相同部件由相同附圖標(biāo)記標(biāo)識(shí)。


圖1是應(yīng)用本發(fā)明的簡(jiǎn)化半橋式電路的電路圖； 圖2是根據(jù)本發(fā)明的新型電流檢測(cè)電路的示意圖； 圖3是顯示雙向過(guò)流檢測(cè)器的信號(hào)處理的框圖； 圖4是圖3電路的波形圖；以及
圖5顯示了圖2電路中的某些電壓之間的關(guān)系。
具體實(shí)施例方式
仍舊參考圖1，將本發(fā)明應(yīng)用到所示電路裝置需要在IC 18中包含檢測(cè) 電路，并且公共節(jié)點(diǎn)14與IC的適當(dāng)引腳的連接，如虛線20所示。
圖3示出了實(shí)施根據(jù)本發(fā)明的裝置的電路。該電路，總體表示為30，由 兩個(gè)部分組成在高端井32中的包括M0SFETM2—M5和電平移動(dòng)電阻R1的 電流參考/電流鏡電路，以及包括MOSFET M6—M9的低端的匹配電路(除去 電平移動(dòng)電阻)。如圖3所示，兩端由高電壓NMOS Ml連接，當(dāng)高端井接近 地電位時(shí)，高電壓NM0S Ml被開(kāi)啟以通過(guò)VS電壓。
電路30的操作步驟如下將VS調(diào)節(jié)一個(gè)常量值IrefWM3/M2—Rl，以 保證調(diào)節(jié)后的電壓Vl=VS+IreflXM3/M2XRl始終為正。如果高端的電流參 考和電流鏡與它們?cè)诘投说膶?duì)應(yīng)部分相匹配，即Irefl = Iref2， M3/M2=M7/M6，并且M5/M4=M9/M8，那么V3=V1且V4與V3的差值為麗0S Ml 的V,，這個(gè)值非常小。然而應(yīng)該注意的是，前述的關(guān)系式只在V1是正數(shù)的 情況下成立。當(dāng)V1為負(fù)數(shù)時(shí)，V3與V1不相等。相反，V2值更低且M5被截 止，防止M1的體二極管(body diode)被開(kāi)啟也防止Ml被破壞性地閂鎖。最終結(jié)果為
V4 (Vsense) =VS+Iref 1 XM3/M2 X Rl-VDS0N， Ml "VS+IreflXM3/M2XRl
因?yàn)閂S等于低端開(kāi)關(guān)R,與低端開(kāi)關(guān)電流的乘積，后者可由所示電路 推導(dǎo)出。
圖3示出了上述概念的實(shí)際應(yīng)用。此處，低端邏輯輸入"通過(guò)低端延 遲電路52、預(yù)驅(qū)動(dòng)電路54和輸出驅(qū)動(dòng)器56 (三者均可以是任何適合的或需 要的類型)連接以提供柵極驅(qū)動(dòng)信號(hào)L。給低端MOSFET開(kāi)關(guān)M,.s (如圖1)。利 用低端延遲電路以在高端開(kāi)關(guān)MHs的關(guān)斷和低端開(kāi)關(guān)MLs的開(kāi)啟之間提供適當(dāng) 的死區(qū)時(shí)間。
為抵御外部噪聲及防止M1的不期望的擊穿，如圖4中的V4波形所示， 優(yōu)選的，僅在低端開(kāi)關(guān)Ils開(kāi)啟一段時(shí)間后啟動(dòng)電流檢測(cè)?；谶@個(gè)目的， 預(yù)驅(qū)動(dòng)器54的輸出端通過(guò)前緣斬波濾波器(leading edge chop filter) 58、 NAND門60和反相器62連接以提供低端門驅(qū)動(dòng)信號(hào)U的延遲樣本作為 NMOS Ml的啟用信號(hào)(如圖2)。由低端邏輯輸入信號(hào)U的非延遲樣本提供 給NAND門60的第二輸入端。
V4檢測(cè)信號(hào)也被用于提供過(guò)流檢測(cè)功能?；诖四康?，V4信號(hào)分別連 接到比較器66和72的同相輸入端和反相輸入端。正參考信號(hào)+L和負(fù)參考 信號(hào)一V,u分別用來(lái)提供給比較器66和72的第二輸入端，它們表示正負(fù)過(guò)流 閾值。反相器60的輸出通過(guò)前緣斬波濾波器68連接到NOR門70的一個(gè)輸 入端，NOR門70的第二輸入端直接由反相器72提供。
門70的輸出與NAND門60的輸出一起提供為NOR門64的輸入。
NOR門64的輸出提供過(guò)流指示信號(hào)。
為了精確電流(VS)檢測(cè)，Ml中的電流I1必須足夠小，從而可以忽略 Ml和M5的VDS。N (如圖5)。這是通過(guò)要求電流足夠大以限制V4的瞬態(tài)而平衡的。這些瞬態(tài)由Ml的柵極的電容耦合造成，且可看作是當(dāng)Ml開(kāi)啟時(shí)V4的
假峰(false peak)(如圖4)。這些瞬態(tài)可用V4之后的低通濾波器消除，也 可在V4與過(guò)流閾值比較后放置前緣斬波濾波器來(lái)消除。較大的II將更快地 對(duì)V4的寄生電容的充電，允許使用高速濾波器并減少響應(yīng)時(shí)間。
應(yīng)當(dāng)注意的是，為檢測(cè)大的負(fù)電流，必須適當(dāng)?shù)剡x擇Iref 1和Rl ，以 保證VS+IreflXM3/M2XRl始終為正。同樣，為在所有情況下都能進(jìn)行可靠 的電流檢測(cè)，應(yīng)當(dāng)選擇Irefl和Rl的值使之完全不受電源和溫度的變化的 影響。另外，用齊納二極管ZD1和ZD2來(lái)限制M1源極和漏極的高電壓瞬態(tài) 可以提高電路的魯棒性(如圖2)。
盡管本發(fā)明是參考特定實(shí)施例進(jìn)行描述的，本領(lǐng)域技術(shù)人員可以很容易 做出各種變化、修改以及其他使用。因此，本發(fā)明不能局限于此處公開(kāi)的特 殊實(shí)例，而僅由所附權(quán)利要求的完整范圍限定。
權(quán)利要求
1. 一種用于包含高端和低端晶體管開(kāi)關(guān)的橋接開(kāi)關(guān)晶體管輸出電路的柵極驅(qū)動(dòng)器，所述柵極驅(qū)動(dòng)器包括第一輸入端，用于接收高端開(kāi)關(guān)使能信號(hào)；第二輸入端，用于接收低端開(kāi)關(guān)使能信號(hào)；第三輸入端，用于連接到高端開(kāi)關(guān)和低端開(kāi)關(guān)之間的公共節(jié)點(diǎn)；第一輸出端，用于提供高端開(kāi)關(guān)的柵極驅(qū)動(dòng)信號(hào)；第二輸出端，用于提供低端開(kāi)關(guān)的柵極驅(qū)動(dòng)信號(hào)；第三輸出端，用于提供表示流過(guò)高端開(kāi)關(guān)和低端開(kāi)關(guān)的輸出電流的測(cè)量信號(hào)；偏移電路，電耦合到所述第三輸入端，包括參考電流源，電平轉(zhuǎn)換器，以及由多個(gè)晶體管組成的特殊電路結(jié)構(gòu)的電流鏡電路；測(cè)量電路，電耦合到所述偏移電路，它包括具有與所述第一電流參考源完全相同的電特性的第二電流參考源，以及分別與輸入端電路晶體管相匹配并且以相同的電路結(jié)構(gòu)進(jìn)行連接的多個(gè)第二晶體管；耦合元件，響應(yīng)于柵控信號(hào)將所述偏移電路連接到所述測(cè)量電路，其中所述偏移電路能夠按照預(yù)定方式偏移第一輸入終端的信號(hào)的電壓，并傳送該偏移信號(hào)至所述耦合電路；所述耦合元件響應(yīng)于所述柵控信號(hào)而傳送所述偏移信號(hào)至所述測(cè)量電路；所述測(cè)量電路用于產(chǎn)生測(cè)量信號(hào)。
2. 根據(jù)權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其中所述偏移電路、耦合電路 和測(cè)量電路在集成電路中實(shí)施。
3. 根據(jù)權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其中所述輸出電流不受公共節(jié)點(diǎn)與偏移電路的連接的影響。
4. 根據(jù)權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其中所述偏移電路和測(cè)量電路中的晶體管是MOSFET，并且所述耦合元件是NMOS高電壓晶體管。
5. 根據(jù)權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其中所述柵控信號(hào)是通過(guò)所述 第一輸入端的信號(hào)的延遲版本產(chǎn)生的。
6. 根據(jù)權(quán)利要求5所述的柵極驅(qū)動(dòng)器，其中所述柵控信號(hào)通過(guò)傳輸所 述第一輸入端的信號(hào)經(jīng)過(guò)前緣斬波濾波器而產(chǎn)生的。
7. 根據(jù)權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其中所述測(cè)量電路包括 比較器裝置，對(duì)由所述耦合元件傳輸?shù)剿鲚敵龆穗娐返钠菩盘?hào)和表示過(guò)電流限制的參考信號(hào)進(jìn)行比較；以及將所述比較器裝置耦合至所述第三輸出端的電路。
8. 據(jù)權(quán)利要求7所述的柵極驅(qū)動(dòng)器，其進(jìn)一步包括濾波器電路，連接 在所述比較器裝置和所述耦合電路之間。
9. 據(jù)權(quán)利要求8所述的驅(qū)動(dòng)電路，其中所述濾波器電路包括前緣斬波 濾波器。
10. 據(jù)權(quán)利要求7所述的驅(qū)動(dòng)電路，其中所述比較器裝置包括 第一比較器電路，將所述偏移信號(hào)和正過(guò)電流限制信號(hào)進(jìn)行比較； 第二比較器電路，將所述偏移信號(hào)和負(fù)過(guò)電流限制信號(hào)進(jìn)行比較；并且其中所述第一比較器通過(guò)濾波器電路耦合到所述輸出電路；以及 所述第二比較器直接耦合到所述輸出電路。
11. 據(jù)權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其中所述偏移信號(hào)是通過(guò)對(duì)所述 第三輸入端的電壓增加固定電壓而產(chǎn)生的。
12. —種在包含高端和低端晶體管開(kāi)關(guān)的橋接開(kāi)關(guān)晶體管輸出電路中確 定輸出電流的方法，所述方法包括確定所述高端和低端開(kāi)關(guān)之間公共節(jié)點(diǎn)的電壓，而不需要使用任何在確 定過(guò)程中會(huì)改變輸出電流的元件；將表示所述公共節(jié)點(diǎn)的電壓的信號(hào)通過(guò)第一電路進(jìn)行電耦合以產(chǎn)生偏移電壓信號(hào)，所述第一電路在正向檢測(cè)中按照固定關(guān)系增大所述信號(hào)；以及通過(guò)第二電路電耦合所述偏移電壓信號(hào)以獲得表示輸出電流的測(cè)量信弓
13. 根據(jù)權(quán)利要求12所述的方法，其中添加固定電壓到表示所述公共 節(jié)點(diǎn)的電壓的信號(hào)以產(chǎn)生所述偏移信號(hào)。
14. 根據(jù)權(quán)利要求12所述的方法，其中所述公共節(jié)點(diǎn)的信號(hào)的電壓被 偏移足夠量以使得得到的偏移信號(hào)對(duì)所有大小的雙向電流來(lái)說(shuō)都是正的。
15. 根據(jù)權(quán)利要求12所述的方法，其中所述高端開(kāi)關(guān)和低端開(kāi)關(guān)通過(guò) 單獨(dú)的柵控信號(hào)而開(kāi)啟或關(guān)斷，并且所述偏移信號(hào)僅在所述低端開(kāi)關(guān)開(kāi)啟期 間耦合到所述第二電路。
16. 根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括當(dāng)所述偏移信號(hào)為負(fù) 時(shí)防止所述偏移信號(hào)耦合到所述第二電路的步驟。
17. 根據(jù)權(quán)利要求12所述的方法，其進(jìn)一步包括將所述偏移信號(hào)和參考信號(hào)進(jìn)行比較并且當(dāng)所述偏移信號(hào)表示所述輸出電路的過(guò)電流閾值時(shí)提 供輸出信號(hào)的步驟。
18. 根據(jù)權(quán)利要求12所述的方法，其進(jìn)一步包括將所述偏移電路和正 負(fù)參考信號(hào)進(jìn)行比較；以及當(dāng)所述偏移信號(hào)表示所述輸出電路的正或負(fù)過(guò)電 流閾值時(shí)提供指示的步驟。
全文摘要
一種在包含高端和低端晶體管開(kāi)關(guān)的橋接開(kāi)關(guān)晶體管輸出電路，特別是MOSFET中，確定輸出電流的裝置和方法。檢測(cè)高端開(kāi)關(guān)和低端開(kāi)關(guān)之間公共節(jié)點(diǎn)的電壓，對(duì)第一電路中的電壓偏移固定量以使得該電壓對(duì)所關(guān)注的所有正負(fù)輸出電流來(lái)說(shuō)都是正的。實(shí)際中第二電路僅在與低端開(kāi)關(guān)開(kāi)啟時(shí)間相關(guān)的預(yù)定時(shí)間內(nèi)接收偏移電壓信號(hào)，在第二電路中確定輸出電流。第一電路包括電流參考源/電平位移器和由特定電路配置的多個(gè)晶體管組成的電流鏡電路。第二電路在所需時(shí)間內(nèi)通過(guò)柵控NMOS晶體管耦合到第一電路的輸出端以提供電流測(cè)量信號(hào)。第二電路包括具有與第一電流參考源相同電子特性的第二電流參考源，以及多個(gè)第二晶體管，分別匹配于輸入端電路晶體管并且在相同的電路結(jié)構(gòu)中連接。在第二電路中，將偏移信號(hào)與高低參考信號(hào)進(jìn)行比較，如果輸出電流超過(guò)過(guò)電流限制，則提供正的或負(fù)的指示。優(yōu)選的，將檢測(cè)電路與輸出電路柵極驅(qū)動(dòng)器集成于單個(gè)IC中。
文檔編號(hào)G01R31/40GK101432631SQ200580025304
公開(kāi)日2009年5月13日 申請(qǐng)日期2005年6月2日 優(yōu)先權(quán)日2004年6月2日
發(fā)明者D·威廉, J·本田, X·C·程 申請(qǐng)人:國(guó)際整流器公司