專利名稱：在高溫恒定電場中與時間有關(guān)的介質(zhì)擊穿試驗(yàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測試方法，尤其是指一種用于測試集成電路柵氧化層及介質(zhì)層的與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法。
背景技術(shù)：
集成電路柵氧化層及介質(zhì)層的與時間有關(guān)的介質(zhì)擊穿(Time DependentDielectric Breakdown，下稱TDDB)可靠性的測試方法通常有兩種一種是芯片級的測試方法，另一種是封裝級的測試方法。
芯片級的測試方法，是對芯片級的測試結(jié)構(gòu)采用斜坡電壓/電流或者恒定電壓/電流的方法，快速評價其TDDB可靠性壽命。這種方法速度快，要求時間短，設(shè)備簡單，適合于工藝線現(xiàn)場快速評價，但其不足之處是所加的應(yīng)力過大，外推到正常使用條件的誤差不好控制，測試結(jié)果通常只能作為參考而不能定量。
而封裝級的測試方法，則是將測試結(jié)構(gòu)封裝好后利用專用測試設(shè)備來測試其TDDB可靠性。這種測試方法精度較高，測試結(jié)果比較準(zhǔn)確，但所述專用測試設(shè)備一般比較昂貴，使得成本比較高。

發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種耗用成本比較低、測試結(jié)果比較準(zhǔn)確的與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法。
本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的一種與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法，采用高溫恒定電壓應(yīng)力對集成電路柵氧化層及介質(zhì)層測試結(jié)構(gòu)進(jìn)行TDDB可靠性測試，測試方法按如下步驟進(jìn)行步驟A搭建測試系統(tǒng)，首先將測試結(jié)構(gòu)并聯(lián)，然后將試驗(yàn)樣品置于高溫箱中，接著再與外接電阻串聯(lián)，最后將外接電阻與測試臺相連；步驟B給測試結(jié)構(gòu)施加高溫和恒定電壓應(yīng)力，通過高溫箱設(shè)置測試所需高溫，通過電腦程控施加測試所需恒定電壓應(yīng)力；步驟C測量外接電阻上的電壓，以判斷是否有測試結(jié)構(gòu)失效，如果外接電阻上的電壓小于失效判據(jù)電壓值，則無測試結(jié)構(gòu)失效，如果外接電阻上的電壓大于或等于失效判據(jù)電壓值，則表示串聯(lián)的測試結(jié)構(gòu)中有一個或者多個擊穿，也就是失效；步驟D當(dāng)外接電阻上的電壓大于或等于失效判據(jù)電壓值，也就是串聯(lián)的測試結(jié)構(gòu)中有一個或者多個失效時，將試驗(yàn)樣品從高溫箱中取出，放置于測試臺上逐個測量測試結(jié)構(gòu)失效與否；步驟E按照此失效判據(jù)記錄每個樣品的失效時間，直到達(dá)到總的試驗(yàn)時間為止。
與現(xiàn)有技術(shù)相比，本發(fā)明與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法所使用的設(shè)備簡單，所以耗用成本比較低。另外，本發(fā)明與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法采用高溫恒定電壓兩種應(yīng)力去測試柵氧化層及介質(zhì)層TDDB可靠性，而不是單純的加電場應(yīng)力，強(qiáng)化了氧化層及介質(zhì)層老化擊穿的熱動力學(xué)過程，所以測試精度高。

下面結(jié)合附圖和實(shí)施例對本發(fā)明進(jìn)一步說明。
圖1為本發(fā)明與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法具體實(shí)施方式
中所使用試驗(yàn)樣品的封裝圖。
圖2為本發(fā)明與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法具體實(shí)施方式
的電路原理圖。
圖3為本發(fā)明與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法所使用的測試系統(tǒng)結(jié)構(gòu)圖。
具體實(shí)施方式本發(fā)明與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法也屬于封裝級的測試方法，采用高溫恒定電壓應(yīng)力對集成電路柵氧化層及介質(zhì)層測試結(jié)構(gòu)進(jìn)行TDDB可靠性測試。本實(shí)施方式中，測試結(jié)構(gòu)以薄柵氧化層MOS電容為試驗(yàn)樣品，該測試結(jié)構(gòu)的封裝圖請參見圖1所示。測試方法按如下步驟進(jìn)行步驟A搭建測試系統(tǒng)，首先將測試結(jié)構(gòu)并聯(lián)，然后將試驗(yàn)樣品置于高溫箱中，接著再與外接電阻串聯(lián)，最后將外接電阻與測試臺相連，請參見圖2至圖3所示，首先將電容并聯(lián)，并聯(lián)電路上電容兩側(cè)串聯(lián)有電阻以進(jìn)行限流，然后將試驗(yàn)樣品置于高溫箱中，接著再與外接電阻串聯(lián)，外接電阻上的電壓降可直接測量，最后將外接電阻與測試臺相連；步驟B給測試結(jié)構(gòu)施加高溫和恒定電壓應(yīng)力，通過高溫箱設(shè)置測試所需高溫，在本實(shí)施方式中高溫為135℃，通過電腦程控施加測試所需恒定電壓應(yīng)力；步驟C測量外接電阻上的電壓，以判斷是否有測試結(jié)構(gòu)失效，如果外接電阻上的電壓小于失效判據(jù)電壓值，則無測試結(jié)構(gòu)失效，如果外接電阻上的電壓大于或等于失效判據(jù)電壓值，則表示串聯(lián)的測試結(jié)構(gòu)中有一個或者多個擊穿，也就是失效；步驟D當(dāng)外接電阻上的電壓大于或等于失效判據(jù)電壓值，也就是串聯(lián)的測試結(jié)構(gòu)中有一個或者多個失效時，將試驗(yàn)樣品從高溫箱中取出，放置于測試臺上逐個測量測試結(jié)構(gòu)失效與否，在本實(shí)施方式中，將試驗(yàn)樣品從高溫箱中取出，放置于測試臺上逐個測量電容C1到Cn上極板端到地之間的電壓值，根據(jù)電壓值的大小判斷電容的失效與否，被擊穿的電容上極板到地的電壓值較其它電容測得值要小，這是因?yàn)槁╇娏鞯某霈F(xiàn)使得電容上面的串聯(lián)電阻分掉一部分電壓；步驟E按照此失效判據(jù)記錄每個樣品的失效時間，直到達(dá)到總的試驗(yàn)時間為止。
下面是使用本發(fā)明與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法對N阱MOS柵氧化層TDDB可靠性進(jìn)行評估情況。在135℃高溫下選擇了3種應(yīng)力電場E1、E2、E3進(jìn)行試驗(yàn)，試驗(yàn)樣品分三組；以MOS電容柵電流Ig＞0.2mA為失效判據(jù)，測得各個電容在應(yīng)力條件下的壽命值，對同種應(yīng)力條件下的樣品失效時間進(jìn)行分布類型擬合，發(fā)現(xiàn)該組樣品壽命服從威布爾分布，如表1所示，然后根據(jù)不同應(yīng)力條件下的壽命特征值提取E模型參數(shù)(其中激活能Ea＝0.5由廠家提供)，推出了該工藝MOS電容在正常使用條件下的壽命值。表2為預(yù)計的正常使用條件下TDDB壽命結(jié)果。
表1 N阱MOS電容壽命的威布爾分布圖柵氧化層電場威布爾形狀 威布爾尺度 累積失效率 試驗(yàn)壽命 市場壽命(MV/cm) 參數(shù) 參數(shù)(h) (％)(h) (年)E12.98 496 0.1 48.9 617E23.03 306 0.1 31.3 880E33.04 95.40.1 9.83 617表2 TDDB試驗(yàn)壽命預(yù)計與現(xiàn)有技術(shù)相比，本發(fā)明與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法所使用的設(shè)備簡單，所以耗用成本比較低。另外，本發(fā)明與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法采用高溫恒定電壓兩種應(yīng)力去測試柵氧化層及介質(zhì)層TDDB可靠性，而不是單純的加電場應(yīng)力，強(qiáng)化了氧化層及介質(zhì)層老化擊穿的熱動力學(xué)過程，所以測試精度高。
權(quán)利要求
1.一種與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法，其特征在于所述測試方法采用高溫恒定電壓應(yīng)力對集成電路柵氧化層及介質(zhì)層測試結(jié)構(gòu)進(jìn)行TDDB可靠性測試，測試方法按如下步驟進(jìn)行A、搭建測試系統(tǒng)，首先將測試結(jié)構(gòu)并聯(lián)，然后將試驗(yàn)樣品置于高溫箱中，接著再與外接電阻串聯(lián)，最后將外接電阻與測試臺相連；B、給測試結(jié)構(gòu)施加高溫和恒定電壓應(yīng)力；C、測量外接電阻上的電壓，以判斷是否有測試結(jié)構(gòu)失效；D、當(dāng)有測試結(jié)構(gòu)失效時，將試驗(yàn)樣品從高溫箱中取出，放置于測試臺上逐個測量測試結(jié)構(gòu)失效與否；E、按照此失效判據(jù)記錄每個樣品的失效時間，直到達(dá)到總的試驗(yàn)時間為止。
2.如權(quán)利要求1所述的與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法，其特征在于在將各測試結(jié)構(gòu)并聯(lián)之前，先將測試結(jié)構(gòu)兩側(cè)串聯(lián)電阻以進(jìn)行限流。
3.如權(quán)利要求1所述的與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法，其特征在于高溫通過高溫箱進(jìn)行設(shè)置，為135℃。
4.如權(quán)利要求1所述的與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法，其特征在于恒定電壓應(yīng)力通過電腦程控進(jìn)行施加。
5.如權(quán)利要求1所述的與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法，其特征在于在判斷是否有測試結(jié)構(gòu)失效時，如果外接電阻上的電壓小于失效判據(jù)電壓值，則無測試結(jié)構(gòu)失效，如果外接電阻上的電壓大于或等于失效判據(jù)電壓值，則表示串聯(lián)的測試結(jié)構(gòu)中有一個或者多個擊穿，也就是失效。
全文摘要
一種與時間有關(guān)的介質(zhì)擊穿可靠性的測試方法，所述測試方法采用高溫恒定電壓應(yīng)力對集成電路柵氧化層及介質(zhì)層測試結(jié)構(gòu)進(jìn)行TDDB可靠性測試，測試方法按如下步驟進(jìn)行搭建測試系統(tǒng)，首先將測試結(jié)構(gòu)并聯(lián)，然后將試驗(yàn)樣品置于高溫箱中，接著再與外接電阻串聯(lián)，最后將外接電阻與測試臺相連；給測試結(jié)構(gòu)施加高溫和恒定電壓應(yīng)力；測量外接電阻上的電壓，以判斷是否有測試結(jié)構(gòu)失效；當(dāng)有測試結(jié)構(gòu)失效時，將試驗(yàn)樣品從高溫箱中取出，放置于測試臺上逐個測量測試結(jié)構(gòu)失效與否；按照此失效判據(jù)記錄每個樣品的失效時間，直到達(dá)到總的試驗(yàn)時間為止。
文檔編號G01R31/12GK1588102SQ20041005115
公開日2005年3月2日 申請日期2004年8月19日 優(yōu)先權(quán)日2004年8月19日
發(fā)明者羅宏偉 申請人:信息產(chǎn)業(yè)部電子第五研究所