專利名稱：基于排列的高深寬比納米粒子網(wǎng)絡(luò)的電子設(shè)備的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及納米結(jié)構(gòu)的材料以及他們在微電子設(shè)備中的應(yīng)用。具體地，本發(fā)明涉及構(gòu)成高深寬比(high aspect ratio)納米粒子的排列結(jié)構(gòu)以及在制造微電子設(shè)備中使用高深寬比納米粒子的排列結(jié)構(gòu)的低成本處理。
背景技術(shù)：
在過去的40-50年，基于硅的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電子器件經(jīng)歷了顯著發(fā)展。期望的是，通過不斷引入新的材料和設(shè)備結(jié)構(gòu)以提高性能和降低成本，CMOS電子器件將繼續(xù)成為信息技術(shù)的中堅力量。然而，基于硅的電子器件在低端和高端市場兩個方面正在面臨不斷增加的挑戰(zhàn)。在低端市場中，有機(jī)電子在過去十年取得了巨大發(fā)展。特定類型的有機(jī)材料和低成本、大面積制造工藝(例如印刷)的結(jié)合能夠生產(chǎn)出薄的、輕量級的、柔韌的和低成本的電子設(shè)備。目前，有機(jī)電子設(shè)備的性能受到有機(jī)材料中電荷載體的非常低的移動性的限制。 這意味著，射頻電路或快速顯示設(shè)備的制造仍舊是一個挑戰(zhàn)。一旦解決了這些問題，有機(jī)電子設(shè)備將與基于硅的設(shè)備實現(xiàn)競爭。在高端市場中，CMOS微電子技術(shù)正快速達(dá)到理論縮放極限。進(jìn)一步的縮放努力期望將設(shè)備擴(kuò)展到納米電子領(lǐng)域。例如，已示出基于各個高深寬比納米粒子(其具有幾納米的直徑和大約0.1-10微米的長度)的結(jié)合的各種設(shè)備。高深寬比納米粒子的典型實例是碳納米管(CNT)。這種設(shè)備的實例包括場效應(yīng)晶體管(FET)、二極管、邏輯電路元件、發(fā)光設(shè)備和不同類型的傳感器。具體地，一種碳納米管，半導(dǎo)體單壁碳納米管(SWNT)作為一維電子材料非常有前景。SWNT具有一些特殊的有趣的屬性，例如，高達(dá)100，000cm2/VS的室溫電荷移動性(這大于比晶體硅移動性更大的量級)、多達(dá)IOVcm2的載流能力以及大于IO5的0N/0FF電流比。 SWNT的這些獨特屬性促使研究者制造比傳統(tǒng)基于硅的電子設(shè)備具有更好性能和更高縮放密度的設(shè)備。目前，并未很好地建立基于電子電路的單CNT的大規(guī)模制造的行業(yè)規(guī)模化進(jìn)程。 此外，由于個體CNT的有限載流能力，需要在單設(shè)備中并排排列多個CNT，以匹配于對應(yīng)的基于硅設(shè)備的電流密度。個體CNT的精確定位超出了電流生長的能力和組裝技術(shù)，并且為基于CNT的電子應(yīng)用造成主要的技術(shù)障礙。另一方面，代替嘗試在設(shè)備制造中操控個體高深寬比納米粒子，已設(shè)想出在設(shè)備結(jié)構(gòu)中使用自然形成的高深寬比納米粒子。典型的實例是碳納米管網(wǎng)絡(luò)(CNTN)，這是沉積在襯底上的CNT陣列，非常類似多孔薄膜。使用本領(lǐng)域中已知的處理，可簡單地生成隨機(jī)導(dǎo)向的CNTN。如果CNTN的密度足夠高，納米管將互連并形成連續(xù)電路徑。CNTN的有引人注意的特征是其保持個體CNT的許多有趣的電子器件屬性，同時提供用于大規(guī)模生產(chǎn)的處理能力。相比于有機(jī)或聚合體半導(dǎo)體材料，CNTN提供高于10倍的電荷移動性，更低的操作電壓以及放置于各種襯底上的能力。
制造CNTN的方法可包括(1)本地化合成處理，其中CNTN襯底也是CNT生長襯底； 和( 遠(yuǎn)程合成處理，其中CNT獨立于襯底生產(chǎn)，并隨后沉積在襯底上。在本地化CNTN合成中，從襯底上某些位置沉積的納米大小催化劑顆粒在襯底上生長CNTN。在這個處理中，CNT生長通常需要高生長溫度(典型地大于700°C )。這意味著襯底必須能夠承受高溫。本地化合成可能對于低成本電子器件中使用的許多襯底是不可接受的，特別對于各種類型的聚合物襯底。遠(yuǎn)程合成處理考慮在低溫襯底(例如硅、玻璃和各種聚合物)上生成CNTN。CNT 的生長和CNTN的沉積在時間和空間上分離。例如，CNT可按自由形式生長，并隨后在溶液中分散。溶液可經(jīng)由旋涂或噴濺沉積在襯底上。然后，使得襯底干化。應(yīng)指出，CNT在溶液中的分散是極困難的工藝。近來，提出了基于浮粒的遠(yuǎn)程合成處理。在該處理中，將CNT在氣體中合成，然后從氣相直接干化沉積在襯底上。同構(gòu)CNTN在低溫下形成在襯底上。相比于基于溶液的方法，基于浮粒的方法包括更少的步驟。因此，對于大規(guī)模生產(chǎn)，這是簡單的、低成本和可接受的。在CNTN沉積在襯底上之后，在襯底上建立微電子設(shè)備結(jié)構(gòu)。傳統(tǒng)集成電路(IC)制造方法可用于摹制(pattern) CNTN層，并沉積和摹制電介質(zhì)和金屬層。在微米級摹制CNTN 的最簡單和最廣泛使用的方法是標(biāo)準(zhǔn)光刻和剝離處理。為了進(jìn)一步提高設(shè)備性能和制造產(chǎn)量，非常期望CNTN中的納米管至少部分地定向在某個方向。這樣，隨后的設(shè)備制造可有利地使用該用于提高互連納米管的電流承載能力的定向方向。存在用于CNT沉積，甚至CNT排列的方法。然而，這些方法是復(fù)雜和昂貴的。 在本發(fā)明中，引入構(gòu)成高深寬比納米粒子的結(jié)構(gòu)的低成本處理。該處理基于低溫浮?；瘜W(xué)汽相沉積，并且他適合于大規(guī)模生產(chǎn)。具體地，該處理適合于構(gòu)成基于CNT的納米電子設(shè)備制造的CNTN襯底。此外，該處理允許高深寬比納米粒子至少部分地排列。另外，還引入有利地使用納米粒子的定向提高載流能力的設(shè)備制造方法。

發(fā)明內(nèi)容
在本發(fā)明的第一方面，提供一種方法。該方法包括提供高深寬比納米粒子的浮粒懸??；以及在襯底上應(yīng)用的電場的影響下，在所述襯底的表面上設(shè)置所述高深寬比納米粒子的層。在所述襯底上設(shè)置的所述高深寬比納米粒子至少被部分地排列。在該方法中，所述高深寬比納米粒子可以是個體或成束形式的碳納米管、或碳納米線。所述碳納米管可以是單壁碳納米管。在上述方法中，提供高深寬比納米粒子的浮粒懸浮包括提供催化劑納米粒子的浮粒懸?。灰约霸谒龃呋瘎┘{米粒子的浮粒懸浮中的所述催化劑納米粒子的表面上生長所述高深寬比納米粒子。所述浮粒懸浮包括作為載體氣體的一氧化碳。所述浮粒懸浮中的高深寬比納米粒子的至少50%可被充電。所述催化劑是以下元素之一鐵、鎳、鉬和鈷。在上述方法中，在設(shè)置在襯底臨近的電極對之間應(yīng)用電壓以建立電場，以及在襯底上設(shè)置的高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。備選地，在上述方法中，在設(shè)置在襯底上的導(dǎo)電接觸對之間應(yīng)用電壓以建立電場，以及在襯底上設(shè)置的高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。在本發(fā)明的第二方面，提供一種用于在上面形成電子設(shè)備結(jié)構(gòu)的底板。該底板包括襯底，以及設(shè)置在襯底的至少一個表面上的高深寬比納米粒子的層。所述襯底上的高深寬比納米粒子至少部分地排列。所述高深寬比納米粒子的層通過包括以下步驟的過程被設(shè)置在襯底上提供高深寬比納米粒子的浮粒懸?。灰约霸谝r底上應(yīng)用的電場的影響下，在所述襯底的表面上設(shè)置所述高深寬比納米粒子的層。在所述底板中，所述高深寬比納米粒子可以是個體或成束形式的碳納米管、或碳納米線。所述碳納米管可以是單壁碳納米管。在上述底板中，提供高深寬比納米粒子的浮粒懸浮包括提供催化劑納米粒子的浮粒懸浮；以及在所述催化劑納米粒子的浮粒懸浮中的所述催化劑納米粒子的表面上生長所述高深寬比納米粒子。所述浮粒懸浮包括作為載體氣體的一氧化碳。所述浮粒懸浮中的高深寬比納米粒子的至少50%可被充電。所述催化劑是以下元素之一鐵、鎳、鉬、和鈷。在上述底板中，在設(shè)置在襯底臨近的電極對之間應(yīng)用電壓以建立電場，以及在襯底上設(shè)置的高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。備選地，在上述底板中，在設(shè)置在襯底上的導(dǎo)電接觸對之間應(yīng)用電壓以建立電場， 以及在襯底上設(shè)置的高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。該底板還可包括在襯底上應(yīng)用的第二電場的影響下，設(shè)置在所述襯底上的相同或不同高深寬比納米粒子的第二層。所述第二層中的高深寬比納米粒子至少部分地排列。所述襯底可以是半導(dǎo)體板。所述半導(dǎo)體板具有絕緣體頂層，以及所述高深寬比納米粒子設(shè)置在所述絕緣體頂層上。在本發(fā)明的第三方面，提供一種電子設(shè)備結(jié)構(gòu)。該設(shè)備結(jié)構(gòu)包括第一導(dǎo)電端子和第二導(dǎo)電端子，都設(shè)置在襯底的表面上并且彼此分離一段距離；以及多個高深寬比納米粒子，其跨越所述距離連接所述第一和第二導(dǎo)電端子。所述高深寬比納米粒子至少部分地排列。所述高深寬比納米粒子通過包括以下步驟的過程被設(shè)置在襯底上提供高深寬比納米粒子的浮粒懸?。灰约霸谝r底上應(yīng)用的電場的影響下，在所述襯底的表面上設(shè)置所述高深寬比納米粒子的層。在該設(shè)備結(jié)構(gòu)中，所述高深寬比納米粒可以是個體或成束形式的碳納米管、或碳納米線。所述碳納米管是單壁碳納米管。上述設(shè)備結(jié)構(gòu)還可包括絕緣層，覆蓋所述第一和第二導(dǎo)電端子以及連接所述第一和第二導(dǎo)電端子的多個高深寬比納米粒子；以及第三導(dǎo)電端子，其被設(shè)置為重疊于在絕緣層上或在第一和第二導(dǎo)電端子相對的襯底的另一表面上的多個高深寬比納米粒子。所述第一和第二導(dǎo)電端子分別形成源極端子和漏極端子，以及所述第三導(dǎo)電端子形成場效應(yīng)晶體管的柵極端子。在上述設(shè)備結(jié)構(gòu)中，在所述第一導(dǎo)電端子和所述第二導(dǎo)電端子之間應(yīng)用電壓以建立電場，以及所述高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。備選地，在上述器件結(jié)構(gòu)中，在設(shè)置在襯底臨近的電極對之間應(yīng)用電壓以建立電場，以及在襯底上設(shè)置的高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列，以及其中根據(jù)高深寬比納米粒子的排列方向設(shè)置所述第一和第二導(dǎo)電端子。


考慮到結(jié)合附圖提供的隨后具體實施方式
，本發(fā)明的特征和優(yōu)點將變得清楚，其中圖1 (a)和1 (b)是頂柵FET的示意性圖示，1 (a)是FET的截面圖，1 (b)是FET的頂面圖；圖2是在襯底上沉積的隨機(jī)定向的CNTN層；圖3是在隨機(jī)定向的CNTN上構(gòu)建的FET溝道的示意性圖示；圖4是制造基于高深寬比納米粒子的電子設(shè)備的過程的流程圖；圖5是納米粒子合成反應(yīng)堆的示意性截面圖；圖6(a)是靜電除塵器(ESP)室的示意性截面圖；圖6(b)是ESP室的樣品架的示意圖；圖7 (a)示意性示出在ESP室中的電場的一個示例性設(shè)置；圖7(b)示意性示出在如圖7(a)中所示的電場設(shè)置下在襯底上沉積的定向CNTN ；圖8示意性示出在ESP室中的電場的另一示例性設(shè)置；圖9(a)和9(b)示出電場的設(shè)置，其中電極位于襯底上；圖10(a)示出在集成電路(IC)襯底上的晶體管溝道的傳統(tǒng)設(shè)置；以及圖10(b)示出在考慮圖7(b)所示的CNTN定向時在IC襯底上的晶體管溝道的配置。
具體實施方式
在下文中，通過各個實例說明本發(fā)明的原理?？衫斫猓景l(fā)明的范圍不限于這些特定實例。圖1 (a)和1 (b)示出頂柵FET的示例性結(jié)構(gòu)。半導(dǎo)體高深寬比納米粒子(例如個體或綁定形式的碳納米管、或碳納米線，具體地，SWNT是優(yōu)選的)的網(wǎng)絡(luò)10設(shè)置于具有絕緣頂層22 (例如，具有二氧化硅(SiO2)頂層的硅襯底)的襯底20上。兩個金屬接觸M和 26設(shè)置于襯底20上，經(jīng)由CNTN 10連接。絕緣體層28設(shè)置于CNTN 10和金屬接觸M和沈上。第三金屬接觸30設(shè)置于CNTN 10之上的絕緣體層觀上。CNTN 10形成分別用作源極端子和漏極端子兩個金屬接觸M和26之間的溝道，并且第三金屬接觸30用作柵極端子。 背接觸40沉積在溝道10相對的硅襯底20的側(cè)面。如圖2示意性所示，現(xiàn)有技術(shù)的CNTN 10是隨機(jī)定向地沉積在襯底20上的CNT的陣列?；ミBCNT可形成許多電路徑。一般地，如圖3所示，漏極端子和源極端子(M，26)可設(shè)置在CNTN層10之上或CNTN層之下。端子、溝道之間的連接經(jīng)由互連納米管建立。柵極端子(未示出)可位于CNTN層(頂柵結(jié)構(gòu))上或CNTN層下，在襯底20的相對表面(背柵結(jié)構(gòu))上。設(shè)備的溝道電流密度可依賴于溝道區(qū)域中CNT的數(shù)目。為了 IC制造，單晶體管柵極通常小于微米的十分之一寬。這意味著，如果CNT隨機(jī)定向，則晶體管的特征可在一個單元與另一個單元之間不同。如果CNT定向在某個方向并且晶體管溝道構(gòu)成為與這個方向平行，則將減少在晶體管性能方面設(shè)備與設(shè)備的不同， 并且將提高IC的制造產(chǎn)量。
現(xiàn)參照圖4，根據(jù)本發(fā)明的制造納米電子設(shè)備的過程50包括三步。第一步52包括高深寬比納米粒子的浮粒生長。在特定實施例中，描述CNT的生長。第二步M包括在襯底上的排列的高深寬比納米粒子的低溫化學(xué)汽相沉積。具體地，CNT直接從氣相干化沉積在襯底上以低溫在襯底上形成同構(gòu)的、排列的CNTN膜。第三步56包括基于納米粒子排列的設(shè)備制造。該過程是簡單的，低成本的，并且適合于大規(guī)模制造。1. CNT 合成CNT合成是經(jīng)由上述基于浮粒的遠(yuǎn)程合成過程。如圖5所示，在本發(fā)明的一個實施例中，CNT(優(yōu)選地SWNT)借助于催化劑在合成反應(yīng)堆60中生長。催化劑可通過來自電阻加熱的催化劑線的汽化在催化劑生成器64中生成。納米大小的催化劑粒子通過一氧化碳(CO)氣體71(典型地，流速300Cm7min)中的蒸汽成核(vapor nucleation)形成。通過水制冷嘴65，由CO氣流72 (典型地，流速IOOcm3Aiin)在反應(yīng)堆60的陶瓷管芯中引入生成的催化劑粒子。催化劑納米粒子懸浮在CO氣體中。反應(yīng)堆核的溫度受熔爐62的控制。 適當(dāng)?shù)拇呋瘎┰匕ㄨF0 )、鎳(Ni)、鉬金(Pt)和鈷(Co)，其中狗是優(yōu)選的。CNT生長發(fā)生在反應(yīng)堆的高溫區(qū)域(典型地，對于SWNT為生長溫度 800°C-1000°C)中納米大小催化劑粒子的表面上。生長的CNT 68可以是個體納米管形式， 或更可能是綁定納米管形式。CNT懸浮在浮粒中，并且浮粒流向反應(yīng)堆60的出口。在反應(yīng)堆的出口，存在靜電除塵器(ESP)室。2. CNTN沉積和CNT的定向攜帶生長的CNT的浮粒離開反應(yīng)堆，并進(jìn)入ESP室。如圖6所示，ESP室包括蓋 71，其在一端朝向合成反應(yīng)堆60打開；和樣品架72，其適應(yīng)于蓋71。在ESP室70中，在其上面沉積CNTN的襯底80位于樣品架72上(還見圖6(b))。襯底80保持在室溫。在樣品架72中，存在與襯底80電接觸的中心電極76。電極76和蓋71通過絕緣材料(例如聚四氟乙烯)74電分離。在一個實施例中，在電極76和除塵器室蓋71之間應(yīng)用DC電壓V，圍繞襯底80的區(qū)域建立電場。發(fā)現(xiàn)，當(dāng)退出合成反應(yīng)堆時，至少一些個體和綁定的CNT自發(fā)地被充電(即攜帶電荷)。因此，當(dāng)CNT到達(dá)襯底80的表面時，那些充電的CNT受到電場影響。電場建立機(jī)械偶極矩，其迫使攜帶電荷的CNT沿著電場的方向排列。因此，電場可用于加速CNT沉積以及在襯底上排列CNT。在電場的影響下，在襯底上從氣相直接沉積的CNT 至少部分地排列。為了更好地排列，充電的個體CNT或CNT束的量優(yōu)選地超過50%。更優(yōu)選地，充電的個體CNT或CNT束的量超過80%。如果未應(yīng)用電場，在浮粒流中的CNT傾向于圍繞襯底，使得很少的納米管落在表面上。襯底的表面上應(yīng)用的電場應(yīng)具有一個足夠大的值，用于加速CNTN沉積和沿著預(yù)定方向排列納米粒子。通過改變電場強(qiáng)度和收集時間，可控制性地調(diào)節(jié)CNTN密度。例如，為了獲得接近于滲透閾值( 1-5CNT束/ μ m2)的低密度CNTN，當(dāng)應(yīng)用 2. 5kV/cm的電場時， 收集時間可設(shè)置在30和120秒之間?？筛鶕?jù)以下公式估計CNTN密度P calc 其中t是收集時間(分鐘)，C是在ESP中關(guān)于應(yīng)用的電場的CNT濃度變化(CNT 束/cm3)，Q是浮粒流速率(cm7min)，S是襯底面積(μ m2)。因此，可通過簡單調(diào)節(jié)收集時間來控制收集過程期間的CNTN密度。因為在低溫下進(jìn)行CNTN沉積，可使用不同類型的襯底，例如玻璃、硅和各種聚合物襯底。由于電場的方向確定了 CNT的定向，所以可通過設(shè)置電極的位置和調(diào)節(jié)電場的強(qiáng)度來建立各種CNT定向模式。作為實例，圖7(a)與圖6(a)和6 (b)相應(yīng)地示出中心電極76 的位置和ESP室的蓋71。當(dāng)在中心電極76和室蓋71之間應(yīng)用DC電壓時，襯底80具有與中心電極76相同的電壓電勢。箭頭指示電場的方向。圖7(b)示出得到的在襯底80上CNT 的分布。CNT至少部分地沿著電場的方向排列。圖8示出電極設(shè)置的另一實例。多個電極81-86圍繞襯底80設(shè)置(實際上，電極 81、82、84和85可分別設(shè)置在襯底80的每側(cè)，并且電極83和86可設(shè)置在襯底上或下)。電極81、82和83彼此平行，并垂直于χ軸。電極84、85和86彼此平行，并垂直于y軸。當(dāng)在電極83和81之間以及電極83和82之間應(yīng)用DC電壓V時，電場沿著χ軸(箭頭的實線) 定向。因此，沉積的CNT具有沿著χ方向的主要排列方向。類似地，當(dāng)在電極86和85之間以及電極86和84之間應(yīng)用DC電壓V時，電場沿著y軸(箭頭的虛線)定向，CNT主要沿著y軸排列。此外，使用圖8的電極配置，可建立在每層中具有不同CNT定向的多層CNT膜。例如，膜的第一層可通過在電極83和81之間以及電極83和82之間應(yīng)用的電壓沿著χ軸在主要排列方向建立。膜的第二層可在電極86和85之間以及電極86和84之間施加電壓時， 通過沿著y軸的主要排列方向被建立。圖9(a)和9(b)示出電極設(shè)置的另一實例。電極可以是金屬接觸的形式，例如FET 的源極和漏極端子。金屬接觸可沉積在襯底表面上或連接至襯底的表面。圖9(a)示出兩條金屬接觸91和92，在其間應(yīng)用DC或AC電壓u。CNT 93可跨越接觸91和92之間的間隙沉積。圖9 (b)通過實例示出電極或接觸94和95可構(gòu)成IC設(shè)計所需的任意形狀。3.電子器件制造基于排列的CNTN的設(shè)備可通過行業(yè)內(nèi)已知的任意適合的方法制造，例如光刻、掩模等。優(yōu)選地，器件制造過程利用在上述CNTN沉積過程中建立的CNT排列。CNTN的電屬性以及相應(yīng)的設(shè)備的性能特征可受到CNT的排列的影響。期望地，CNT 排列將提高設(shè)備性能和設(shè)備到設(shè)備的一致性。例如，在FET的情況下，如果CNT跨越晶體管溝道排列，將實現(xiàn)最佳性能。從圖10(a)和10(b)可看出為FET溝道選擇正確方向的重要性。圖10(a)示意性示出如今可如何設(shè)計用于IC制造的掩模，其中所有晶體管溝道可能沿著某個方向定向(由箭頭98指示)。如果這樣的掩模用在襯底80上，其中CNT如圖7(b)那樣分布，得到的晶體管溝道可包含CNT的不同本地分布或定向。因此，晶體管的電流攜帶屬性可在一個晶體管與另一個之間大大不同，可能引起IC制造中的低產(chǎn)量。圖10 (b)示意性圖示出應(yīng)如何根據(jù)CNT的定向設(shè)計掩模。如果CNT分布在襯底80 上，如圖7(b)那樣，晶體管溝道應(yīng)根據(jù)CNT的定向來定向(由箭頭99指示)。這樣，在溝道區(qū)域中本地CNT分布的改變將減少。結(jié)果，將大大提高IC的產(chǎn)量。總之，本發(fā)明涉及基于納米材料的電子設(shè)備的新處理。該處理將用于生長高深寬比納米粒子的浮粒合成方法與應(yīng)用電場的影響下的干化沉積方法相結(jié)合。實現(xiàn)了在襯底上高深寬比納米粒子的加速沉積和排列。納米粒子沿著電場方向排列在襯底上，其可設(shè)置以適應(yīng)設(shè)備制造需求?？赏ㄟ^使用這樣排列的納米粒子襯底和考慮排列的適當(dāng)掩模設(shè)計來得到提高的設(shè)備性能和制造產(chǎn)量。 應(yīng)理解，上述設(shè)置僅是本發(fā)明教導(dǎo)的原理的應(yīng)用的實例。具體地，應(yīng)理解，盡管僅示出了幾個實例，本發(fā)明教導(dǎo)不限于這些實例。在不脫離本發(fā)明范圍的情況下，本領(lǐng)域技術(shù)人員可設(shè)計各種修改和備選設(shè)置。
權(quán)利要求
1.一種方法，包括提供高深寬比納米粒子的浮粒懸浮；以及在襯底上應(yīng)用的電場的影響下，在所述襯底的表面上設(shè)置所述高深寬比納米粒子的層；其中在所述襯底上設(shè)置的所述高深寬比納米粒子至少部分地排列。
2.如權(quán)利要求1所述的方法，其中所述高深寬比納米粒子是個體或成束形式的碳納米管、或碳納米線。
3.如權(quán)利要求2所述的方法，其中所述碳納米管是單壁碳納米管。
4.如權(quán)利要求1所述的方法，其中提供高深寬比納米粒子的浮粒懸浮包括 提供所述催化劑納米粒子的浮粒懸??；以及在所述催化劑納米粒子的浮粒懸浮中的所述催化劑納米粒子的表面上生長所述高深寬比納米粒子。
5.如權(quán)利要求4所述的方法，其中所述浮粒懸浮包括作為載體氣體的一氧化碳。
6.如權(quán)利要求4所述的方法，其中所述浮粒懸浮中的所述高深寬比納米粒子的至少 50%被充電。
7.如權(quán)利要求4所述的過程，其中所述催化劑是以下元素之一鐵、鎳、鉬、和鈷。
8.如權(quán)利要求1所述的方法，其中在設(shè)置在所述襯底臨近的電極對之間應(yīng)用電壓以建立電場，以及在所述襯底上設(shè)置的所述高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。
9.如權(quán)利要求1所述的方法，其中在設(shè)置在所述襯底上的導(dǎo)電接觸對之間應(yīng)用電壓以建立電場，以及在所述襯底上設(shè)置的所述高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。
10.一種用于在其上形成電子設(shè)備結(jié)構(gòu)的底板，包括 襯底；以及設(shè)置在所述襯底的至少一個表面上的高深寬比納米粒子的層；其中所述襯底上的高深寬比納米粒子至少部分地排列，以及其中所述高深寬比納米粒子的層通過包括以下步驟的過程被設(shè)置在所述襯底上提供所述高深寬比納米粒子的浮粒懸浮；以及在所述襯底上應(yīng)用的電場的影響下，在所述襯底的表面上設(shè)置所述高深寬比納米粒子的層。
11.如權(quán)利要求10所述的底板，其中所述高深寬比納米粒子是個體或成束形式的碳納米管、或碳納米線。
12.如權(quán)利要求11所述的底板，其中所述碳納米管是單壁碳納米管。
13.如權(quán)利要求10所述的底板，其中提供所述高深寬比納米粒子的浮粒懸浮包括 提供催化劑納米粒子的浮粒懸??；以及在所述催化劑納米粒子的浮粒懸浮中的所述催化劑納米粒子的表面上生長所述高深寬比納米粒子。
14.如權(quán)利要求13所述的底板，其中所述浮粒懸浮包括作為載體氣體的一氧化碳。
15.如權(quán)利要求13所述的底板，其中所述浮粒懸浮中的所述高深寬比納米粒子的至少50%被充電。
16.如權(quán)利要求13所述的底板，其中所述催化劑是以下元素之一鐵、鎳、鉬、和鈷。
17.如權(quán)利要求10所述的底板，其中在設(shè)置在所述襯底臨近的電極對之間應(yīng)用電壓以建立電場，以及在所述襯底上設(shè)置的所述高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。
18.如權(quán)利要求10所述的底板，其中在設(shè)置在所述襯底上的導(dǎo)電接觸對之間應(yīng)用電壓以建立電場，以及在所述襯底上設(shè)置的所述高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。
19.如權(quán)利要求10所述的底板，還包括在所述襯底上應(yīng)用的第二電場的影響下，設(shè)置在所述襯底上的相同或不同所述高深寬比納米粒子的第二層；其中所述第二層中的所述高深寬比納米粒子至少部分地排列。
20.如權(quán)利要求10所述的底板，其中所述襯底是半導(dǎo)體板，所述半導(dǎo)體板具有絕緣體頂層，以及所述高深寬比納米粒子設(shè)置在所述絕緣體頂層上。
21.一種電子設(shè)備結(jié)構(gòu)，包括第一導(dǎo)電端子和第二導(dǎo)電端子，都設(shè)置在襯底的表面上并且彼此分離一段距離；以及多個高深寬比納米粒子，其跨越所述距離連接所述第一和第二導(dǎo)電端子； 其中所述高深寬比納米粒子至少部分地排列；以及其中所述高深寬比納米粒子通過包括以下步驟的過程被設(shè)置在所述襯底上 提供所述高深寬比納米粒子的浮粒懸浮；以及在所述襯底上應(yīng)用的電場的影響下，在所述襯底的表面上設(shè)置所述高深寬比納米粒子的層。
22.如權(quán)利要求21所述的設(shè)備結(jié)構(gòu)，其中所述高深寬比納米粒子是個體或成束形式的碳納米管、或碳納米線。
23.如權(quán)利要求22所述的設(shè)備結(jié)構(gòu)，其中所述碳納米管是單壁碳納米管。
24.如權(quán)利要求21所述的設(shè)備結(jié)構(gòu)，還包括絕緣層，覆蓋所述第一和第二導(dǎo)電端子以及連接所述第一和第二導(dǎo)電端子的多個高深寬比納米粒子；以及第三導(dǎo)電端子，設(shè)置為重疊于在絕緣層上或在第一和第二導(dǎo)電端子相對的所述襯底的另一表面上的多個高深寬比納米粒子；其中所述第一和第二導(dǎo)電端子分別形成源極端子和漏極端子，以及所述第三導(dǎo)電端子形成場效應(yīng)晶體管的柵極端子。
25.如權(quán)利要求21所述的設(shè)備結(jié)構(gòu)，其中在所述第一導(dǎo)電端子和所述第二導(dǎo)電端子之間應(yīng)用電壓以建立電場，以及所述高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。
26.如權(quán)利要求21所述的設(shè)備結(jié)構(gòu)，其中在設(shè)置在襯底臨近的電極對之間應(yīng)用電壓以建立電場，以及在所述襯底上設(shè)置的所述高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列，以及其中根據(jù)所述高深寬比納米粒子的排列方向設(shè)置所述第一和第二導(dǎo)電端子。
全文摘要
在襯底上應(yīng)用的電場的影響下，在所述襯底的表面上設(shè)置高深寬比納米粒子的層。為了建立電場，在設(shè)置在襯底臨近的電極對之間或在襯底上應(yīng)用電壓，以及在襯底上設(shè)置的高深寬比納米粒子至少部分地沿著應(yīng)用的電場的方向排列。高深寬比納米粒子從浮粒中的催化劑納米粒子生長，以及該浮粒直接用于在室溫下形成襯底上的納米粒子層。納米粒子可以是碳納米管，特別地是單壁碳納米管。具有在上面設(shè)置排列的高深寬比納米粒子的層的襯底可用于制造納米電子設(shè)備。
文檔編號B82B3/00GK102272967SQ200980153061
公開日2011年12月7日 申請日期2009年12月1日 優(yōu)先權(quán)日2008年12月29日
發(fā)明者V·葉爾莫洛夫 申請人:諾基亞公司