燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊的制作方法
【專利說(shuō)明】
[0001]技術(shù)領(lǐng)域:
本發(fā)明具體涉及一種燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊。
[0002]【背景技術(shù)】:
目前，隨著近年來(lái)所內(nèi)燃?xì)廨啓C(jī)應(yīng)用于發(fā)電、燃驅(qū)壓縮機(jī)組等領(lǐng)域，對(duì)燃?xì)廨啓C(jī)控制系統(tǒng)也提出了更高的要求，燃?xì)廨啓C(jī)轉(zhuǎn)速控制作為控制系統(tǒng)的核心，仍存在一定的不足，由于機(jī)組現(xiàn)場(chǎng)轉(zhuǎn)速傳感器線路較長(zhǎng)，較易在信號(hào)采集過(guò)程中產(chǎn)生衰減及擾動(dòng)，影響整個(gè)控制系統(tǒng)的控制精度。
[0003]
【發(fā)明內(nèi)容】
:
本發(fā)明的目的是為了克服上述現(xiàn)有技術(shù)存在的不足之處，而提供一種能夠解決燃?xì)廨啓C(jī)轉(zhuǎn)速采集精度及穩(wěn)定性等問(wèn)題的燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊。
[0004]為了達(dá)到上述目的，本發(fā)明采用如下技術(shù)改進(jìn):
燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊，由電源單元和FPGA兩部分組成；FPGA內(nèi)部設(shè)置有FPGA內(nèi)數(shù)字濾波單元、FPGA內(nèi)計(jì)數(shù)測(cè)頻單元、FPGA內(nèi)頻率數(shù)轉(zhuǎn)電壓數(shù)換算單元和FPGA內(nèi)DAC控制單元；電源單元、轉(zhuǎn)速信號(hào)幅值限制單元、阻抗隔離單元、模擬濾波單元、整形單元和電氣隔離單元依次連接；電氣隔離單元分別與設(shè)置在FPGA內(nèi)的FPGA內(nèi)數(shù)字濾波單元和FPGA內(nèi)計(jì)數(shù)測(cè)頻單元相連；FPGA內(nèi)數(shù)字濾波單元與設(shè)置在FPGA外部的輸出信號(hào)幅值轉(zhuǎn)換單元相連；FPGA內(nèi)計(jì)數(shù)測(cè)頻單元與FPGA內(nèi)頻率數(shù)轉(zhuǎn)電壓數(shù)換算單元和FPGA內(nèi)DAC控制單元依次連接，F(xiàn)PGA內(nèi)DAC控制單元與設(shè)置在FPGA外部的電壓發(fā)生單元的一端相連，電壓發(fā)生單元的另一端與壓流轉(zhuǎn)換單元相連。
[0005]本發(fā)明經(jīng)過(guò)上述技術(shù)改進(jìn)，達(dá)到了如下有益效果:
不僅解決了由于機(jī)組現(xiàn)場(chǎng)轉(zhuǎn)速傳感器線路較長(zhǎng)，較易在信號(hào)采集過(guò)程中產(chǎn)生衰減及擾動(dòng)，影響整個(gè)控制系統(tǒng)的控制精度的現(xiàn)象發(fā)生，同時(shí)提高了燃?xì)廨啓C(jī)轉(zhuǎn)速的穩(wěn)定性，為整個(gè)燃機(jī)控制系統(tǒng)提供有力的保障，大大的提高了工作效率。
[0006]【附圖說(shuō)明】:
圖1是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊的工作原理圖；
圖2是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊電源單元的電路圖；
圖3是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊轉(zhuǎn)速信號(hào)幅值限制單元的電路圖；
圖4是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊阻抗隔離單元的電路圖；
圖5是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊模擬濾波單元的電路圖；
圖6是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊整形單元電氣隔離單元的電路圖；
圖7是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊整形單元的電路圖；
圖8是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊FPGA內(nèi)數(shù)字濾波單元的電路圖；
圖9是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊FPGA內(nèi)計(jì)數(shù)測(cè)頻單元的電路圖；
圖10是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊FPGA內(nèi)頻率數(shù)轉(zhuǎn)電壓數(shù)換算單元的電路圖；
圖11是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊FPGA內(nèi)DAC控制單元的電路圖；
圖12是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊電壓發(fā)生單元的電路圖； 圖13是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊壓流轉(zhuǎn)換單元的電路圖；
圖14是本發(fā)明燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊輸出信號(hào)幅值轉(zhuǎn)換單元的電路圖。
[0007]【具體實(shí)施方式】:
下面結(jié)合附圖，對(duì)本發(fā)明做進(jìn)一步說(shuō)明:
針對(duì)燃?xì)廨啓C(jī)轉(zhuǎn)速信號(hào)為0~1K赫茲(不包括O赫茲)、幅值為0~10V的燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊的實(shí)施方式。
[0008]電源單元I使用24V轉(zhuǎn)5V的直流轉(zhuǎn)直流的隔離電源模塊、轉(zhuǎn)速信號(hào)幅值限制單元使用兩個(gè)2.0伏穩(wěn)壓二級(jí)管對(duì)接構(gòu)成2.7伏的幅值限制電路、阻抗隔離單元使用基于0Ρ07運(yùn)放的跟隨電路、模擬濾波單元使用低通一階RC濾波，R取值2.5k歐姆，C取值0.0lu法、整形單元采用10mV~160mV的滯回比較電路、電氣隔離單元采用基于HCPL0631的隔離電路、FPGA數(shù)字濾波單元采用在FPGA中編程實(shí)現(xiàn)的MC14490濾波方式、FPGA內(nèi)計(jì)數(shù)測(cè)頻單元采用在FGPA內(nèi)編程實(shí)現(xiàn)的閘門時(shí)間內(nèi)計(jì)數(shù)法測(cè)頻，F(xiàn)PGA內(nèi)頻率數(shù)轉(zhuǎn)電壓數(shù)換算單元采用在FPGA內(nèi)編程實(shí)現(xiàn)的數(shù)學(xué)換算公式實(shí)現(xiàn)，F(xiàn)GPA內(nèi)DAC控制單元采用在FPGA內(nèi)編程實(shí)現(xiàn)的針對(duì)AD5663R芯片的控制邏輯實(shí)現(xiàn)，電壓發(fā)生單元使用AD5663R芯片實(shí)現(xiàn)，壓流轉(zhuǎn)換單元采用基于INA105運(yùn)算放大器的壓流轉(zhuǎn)換電路實(shí)現(xiàn)，輸出信號(hào)幅值轉(zhuǎn)換單元采用正負(fù)電壓供電的運(yùn)放放大器電壓轉(zhuǎn)換電路方式。
[0009]針對(duì)其它燃?xì)廨啓C(jī)轉(zhuǎn)速信號(hào)特點(diǎn)的燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊的實(shí)施方式與上述方式基本相同，只需改變相應(yīng)參數(shù)即可，具體結(jié)構(gòu)見(jiàn)附圖。
[0010]本發(fā)明的工作原理是:
由外部輸入24V電壓給電源單元，由電源單元將外部輸入的電壓轉(zhuǎn)換為各工作單元需要的電壓并提供給各個(gè)工作單元，進(jìn)而保證各個(gè)單元的正常工作。在各工作單元正常工作的前提下，燃?xì)廨啓C(jī)轉(zhuǎn)速信號(hào)首先進(jìn)入轉(zhuǎn)速信號(hào)幅值限制單元(將信號(hào)幅值限制為指定幅值)，然后進(jìn)入阻抗隔離單元(隔離信號(hào)輸入阻抗和輸出阻抗)、然后進(jìn)入模擬濾波單元(根據(jù)需要可以設(shè)置濾波參數(shù))、然后進(jìn)入整形單元(將信號(hào)整形為方波)、然后進(jìn)入電氣隔離單元(完成輸入輸出兩端的電氣隔離)，然后進(jìn)入FPGA，在FPGA內(nèi)首先進(jìn)行數(shù)字濾波(根據(jù)需要可以設(shè)置濾波參數(shù))、濾波后對(duì)信號(hào)進(jìn)行兩個(gè)方面處理:一方面直接從FPGA輸出接FGPA外部的輸出信號(hào)幅值轉(zhuǎn)換單元(根據(jù)信號(hào)采集裝置的需要轉(zhuǎn)換輸出信號(hào)的幅值)，最后輸出經(jīng)過(guò)濾波調(diào)理的燃?xì)廨啓C(jī)轉(zhuǎn)速信號(hào)；另一個(gè)方面將信號(hào)接入計(jì)數(shù)測(cè)頻單元(計(jì)算燃?xì)廨啓C(jī)轉(zhuǎn)速信號(hào)的頻率)，再將計(jì)算所得頻率輸入頻率轉(zhuǎn)電壓數(shù)換算單元(將頻率數(shù)轉(zhuǎn)換為對(duì)應(yīng)的電壓數(shù))，再將電壓輸入DAC控制單元，再將DAC控制引腳接入FPGA外部的電壓發(fā)生單元，再將電壓發(fā)生單元產(chǎn)生的電壓接入壓流轉(zhuǎn)換單元(頻率值與電流的轉(zhuǎn)換關(guān)系可以設(shè)置)，最后輸出電流值。
[0011]以上所述具體實(shí)施例，對(duì)本發(fā)明的解決的技術(shù)問(wèn)題、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊，由電源單元(I)和FPGA兩部分組成；其特征在于:FPGA內(nèi)部設(shè)置有FPGA內(nèi)數(shù)字濾波單元(7)、FPGA內(nèi)計(jì)數(shù)測(cè)頻單元(8)、FPGA內(nèi)頻率數(shù)轉(zhuǎn)電壓數(shù)換算單元(9)和FPGA內(nèi)DAC控制單元(10);電源單元(I)、轉(zhuǎn)速信號(hào)幅值限制單元(2)、阻抗隔離單元(3)、模擬濾波單元(4)、整形單元(5)和電氣隔離單元(6)依次連接；電氣隔離單元(6)分別與設(shè)置在FPGA內(nèi)的FPGA內(nèi)數(shù)字濾波單元(7)和FPGA內(nèi)計(jì)數(shù)測(cè)頻單元(8)相連；FPGA內(nèi)數(shù)字濾波單元(7)與設(shè)置在FPGA外部的輸出信號(hào)幅值轉(zhuǎn)換單元(13)相連；FPGA內(nèi)計(jì)數(shù)測(cè)頻單元(8)與FPGA內(nèi)頻率數(shù)轉(zhuǎn)電壓數(shù)換算單元(9)和FPGA內(nèi)DAC控制單元(10)依次連接，F(xiàn)PGA內(nèi)DAC控制單元(10)與設(shè)置在FPGA外部的電壓發(fā)生單元(11)的一端相連，電壓發(fā)生單元(11)的另一端與壓流轉(zhuǎn)換單元(12)相連。
【專利摘要】燃?xì)廨啓C(jī)轉(zhuǎn)速調(diào)理模塊，電源單元、轉(zhuǎn)速信號(hào)幅值限制單元、阻抗隔離單元、模擬濾波單元、整形單元和電氣隔離單元依次連接；電氣隔離單元分別與FPGA內(nèi)數(shù)字濾波單元和FPGA內(nèi)計(jì)數(shù)測(cè)頻單元相連；FPGA內(nèi)數(shù)字濾波單元與輸出信號(hào)幅值轉(zhuǎn)換單元相連；FPGA內(nèi)計(jì)數(shù)測(cè)頻單元與FPGA內(nèi)頻率數(shù)轉(zhuǎn)電壓數(shù)換算單元和FPGA內(nèi)DAC控制單元依次連接，F(xiàn)PGA內(nèi)DAC控制單元與設(shè)置在FPGA外部的電壓發(fā)生單元的一端相連，電壓發(fā)生單元的另一端與壓流轉(zhuǎn)換單元相連。本發(fā)明不僅解決了由于機(jī)組現(xiàn)場(chǎng)轉(zhuǎn)速傳感器線路較長(zhǎng)，較易在信號(hào)采集過(guò)程中產(chǎn)生衰減及擾動(dòng)，影響整個(gè)控制系統(tǒng)的控制精度的現(xiàn)象發(fā)生，同時(shí)提高了燃?xì)廨啓C(jī)轉(zhuǎn)速的穩(wěn)定性，為整個(gè)燃機(jī)控制系統(tǒng)提供有力的保障，大大的提高了工作效率。
【IPC分類】F02C9-00
【公開(kāi)號(hào)】CN104533632
【申請(qǐng)?zhí)枴緾N201410714864
【發(fā)明人】楊健, 李木天, 王元龍, 王巖, 張磊, 閆昌盛, 鄒斐, 張震宇, 馬亮, 胡晨, 范柏, 王林
【申請(qǐng)人】哈爾濱廣瀚燃?xì)廨啓C(jī)有限公司
【公開(kāi)日】2015年4月22日
【申請(qǐng)日】2014年12月2日