專(zhuān)利名稱(chēng)：一種千兆萬(wàn)兆復(fù)合網(wǎng)卡的單一時(shí)鐘源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及網(wǎng)卡時(shí)鐘源解決方案，具體涉及一種采用可編程晶振CY2XFM和時(shí)鐘緩沖器來(lái)滿足多個(gè)時(shí)鐘頻點(diǎn)需求并能在線改變?yōu)槿我忸l率的的時(shí)鐘源。
背景技術(shù)：
在目前的市場(chǎng)上，大家所見(jiàn)到的都是單獨(dú)的千兆和萬(wàn)兆網(wǎng)卡。為了能更好的滿足一些特殊的需求，需要將千兆和萬(wàn)兆的接口做在同一塊復(fù)合網(wǎng)卡上。不論是實(shí)現(xiàn)千兆還是萬(wàn)兆都需要一個(gè)高精度的參考時(shí)鐘，但同時(shí)實(shí)現(xiàn)千兆和萬(wàn)兆功能時(shí)需要125MHz、155. 52Mhz 和161. 13Mhz。如果采用差分晶振來(lái)提供這三種頻率，首先晶振價(jià)格較高會(huì)帶來(lái)額外的成本，其次多個(gè)高頻晶振會(huì)對(duì)電路的H產(chǎn)生不良影響，最后也會(huì)對(duì)PCB的布線產(chǎn)生不良影響。
發(fā)明內(nèi)容為了解決上述問(wèn)題，本發(fā)明提供了一種千兆萬(wàn)兆復(fù)合網(wǎng)卡的單一時(shí)鐘源。一種千兆萬(wàn)兆復(fù)合網(wǎng)卡的單一時(shí)鐘源，所述時(shí)鐘源由現(xiàn)場(chǎng)可編程晶振，時(shí)鐘緩沖器，萬(wàn)兆接口芯片和FPGA芯片組成；其中，現(xiàn)場(chǎng)可編程晶振的輸出端連接到時(shí)鐘緩沖器的輸入端，時(shí)鐘緩沖器的輸出端連接到萬(wàn)兆接口芯片和FPGA的輸入端，F(xiàn)PGA的輸出端連接到現(xiàn)場(chǎng)可編程晶振的輸入端。優(yōu)選的，所述現(xiàn)場(chǎng)可編程晶振內(nèi)部有四個(gè)頻點(diǎn)存儲(chǔ)器，可以預(yù)先存儲(chǔ)四個(gè)預(yù)先設(shè)置的頻點(diǎn)。優(yōu)選的，所述FPGA通過(guò)IIC總線輸出頻率切換命令給現(xiàn)場(chǎng)可編程晶振。優(yōu)選的，如果想要更換新的工作頻點(diǎn)，可以在工作時(shí)通過(guò)IIC總線將新的工作頻點(diǎn)參數(shù)下載到現(xiàn)場(chǎng)可編程晶振。優(yōu)選的，所述新的工作頻點(diǎn)參數(shù)在斷電后丟失，每次工作時(shí)都要重新下載。優(yōu)選的，所述時(shí)鐘緩沖器存儲(chǔ)來(lái)自可編程晶振的時(shí)鐘信號(hào)，并通過(guò)FPGA芯片進(jìn)行時(shí)鐘信號(hào)鎖定。優(yōu)選的，所述時(shí)鐘緩沖器存儲(chǔ)來(lái)自可編程晶振的時(shí)鐘信號(hào)，并通過(guò)萬(wàn)兆接口芯片進(jìn)行時(shí)鐘信號(hào)鎖定。優(yōu)選的，所述時(shí)鐘源工作在千兆網(wǎng)卡模式時(shí)現(xiàn)場(chǎng)可編程晶振輸出的信號(hào)為 125MHz，工作在萬(wàn)兆網(wǎng)卡模式時(shí)現(xiàn)場(chǎng)可編程晶振輸出的信號(hào)為155. 52MHz。優(yōu)選的，所述現(xiàn)場(chǎng)可編程晶振采用Cypress公司的CY2XF24F芯片，所述時(shí)鐘緩沖器采用ONSEMI公司的MC100LVEP210芯片，所述萬(wàn)兆接口芯片采用VITESSE公司的VSC8479
優(yōu)選的，所述時(shí)鐘源默認(rèn)是工作在現(xiàn)場(chǎng)可編程晶振中的第一個(gè)頻點(diǎn)。通過(guò)本發(fā)明使得在需要多個(gè)晶振的復(fù)合網(wǎng)卡中，共享了單一時(shí)鐘源，有效降低了成本，維護(hù)了系統(tǒng)穩(wěn)定性，并且還可以在任意修改系統(tǒng)參考時(shí)鐘，有利于系統(tǒng)調(diào)試。
圖1是本發(fā)明結(jié)構(gòu)圖具體實(shí)施方式
為了能夠使用單一晶振產(chǎn)生全部的時(shí)鐘頻率我們選擇了 Cypress的CY2XF24F現(xiàn)場(chǎng)可編程晶振，配合時(shí)鐘緩沖器MC100LVEP210來(lái)給各個(gè)主要器件提供參考時(shí)鐘。CY2XFMF 可以再內(nèi)部?jī)?chǔ)存4個(gè)預(yù)先編程好的頻點(diǎn)，然后利用IIC總線選擇輸出哪一個(gè)頻率。切換頻率的IIC命令由FPGA程序發(fā)出，F(xiàn)PGA的程序經(jīng)過(guò)特別處理保證可以在任何輸入頻率的情況下正常發(fā)出切換命令。此外在調(diào)試的過(guò)程中有時(shí)候會(huì)需要一些很特別的頻率，雖然CY2XF24F是一次可編程器件，但并不需要更換晶振。可以利用IIC接口將新工作頻點(diǎn)的參數(shù)下載到CY2XFMF 中去。這樣做并沒(méi)辦法修改內(nèi)部已經(jīng)編程完成的參數(shù)，只是將運(yùn)行時(shí)的參數(shù)修改了，也就是說(shuō)斷電以后用IIC下載的參數(shù)都會(huì)丟失，還需要軟件每次都進(jìn)行下載。CY2XF24F并不能修改當(dāng)前已經(jīng)輸出的頻點(diǎn)，可以修改其他的頻點(diǎn)參數(shù)然后再切換過(guò)去。這樣做的意義在于可以使用其他項(xiàng)目編程過(guò)但頻點(diǎn)選擇不一致的剩余晶振，不會(huì)造成屋子浪費(fèi)。并在某些特殊情況下僅用軟件就可以任意修改系統(tǒng)的參考時(shí)鐘，方便系統(tǒng)調(diào)試。如圖1所示，CY2XF24F輸出的LVPECL時(shí)鐘連接到MC100LVEP210的輸入端， MC100LVEP210的輸出端分別連接到萬(wàn)兆接口芯片和FPGA上(千兆網(wǎng)絡(luò)接口由FPGA實(shí)現(xiàn))。 CY2XF24F的控制接口也連接到FPGA上。在CY2XF24F中預(yù)先燒好所需的三個(gè)頻率，系統(tǒng)上電是CY2XF24F會(huì)默認(rèn)輸出第一個(gè)頻率，這時(shí)整個(gè)時(shí)鐘網(wǎng)絡(luò)工作在125MHz下，F(xiàn)PGA的GTP 能夠正常鎖定千兆以太網(wǎng)的信號(hào)，此時(shí)網(wǎng)卡工作在千兆模式。當(dāng)需要切換到萬(wàn)兆模式時(shí)，通過(guò)CY2XF24F的控制接口切換其工作頻點(diǎn)2，這時(shí)整個(gè)時(shí)鐘網(wǎng)絡(luò)工作在155. 52MHz下，之后從新初始化萬(wàn)兆網(wǎng)絡(luò)芯片它就可以正常的鎖定萬(wàn)兆以太網(wǎng)的信號(hào)，可以使系統(tǒng)工作在萬(wàn)兆模式。
權(quán)利要求1.一種千兆萬(wàn)兆復(fù)合網(wǎng)卡的單一時(shí)鐘源，其特征在于所述時(shí)鐘源由現(xiàn)場(chǎng)可編程晶振，時(shí)鐘緩沖器，萬(wàn)兆接口芯片和FPGA芯片組成；其中，現(xiàn)場(chǎng)可編程晶振的輸出端連接到時(shí)鐘緩沖器的輸入端，時(shí)鐘緩沖器的輸出端連接到萬(wàn)兆接口芯片和FPGA的輸入端，F(xiàn)PGA的輸出端連接到現(xiàn)場(chǎng)可編程晶振的輸入端。
2.如權(quán)利要求1所述的單一時(shí)鐘源，其特征在于所述現(xiàn)場(chǎng)可編程晶振內(nèi)部有四個(gè)頻點(diǎn)存儲(chǔ)器，可以預(yù)先存儲(chǔ)四個(gè)預(yù)先設(shè)置的頻點(diǎn)。
3.如權(quán)利要求1所述的單一時(shí)鐘源，其特征在于所述FPGA通過(guò)IIC總線輸出頻率切換命令給現(xiàn)場(chǎng)可編程晶振。
4.如權(quán)利要求2所述的單一時(shí)鐘源，其特征在于如果想要更換新的工作頻點(diǎn)，可以在工作時(shí)通過(guò)IIC總線將新的工作頻點(diǎn)參數(shù)下載到現(xiàn)場(chǎng)可編程晶振。
5.如權(quán)利要求4所述的單一時(shí)鐘源，其特征在于所述新的工作頻點(diǎn)參數(shù)在斷電后丟失，每次工作時(shí)都要重新下載。
6.如權(quán)利要求1所述的單一時(shí)鐘源，其特征在于所述時(shí)鐘緩沖器存儲(chǔ)來(lái)自可編程晶振的時(shí)鐘信號(hào)，并通過(guò)FPGA芯片進(jìn)行時(shí)鐘信號(hào)鎖定。
7.如權(quán)利要求1所述的單一時(shí)鐘源，其特征在于所述時(shí)鐘緩沖器存儲(chǔ)來(lái)自可編程晶振的時(shí)鐘信號(hào)，并通過(guò)萬(wàn)兆接口芯片進(jìn)行時(shí)鐘信號(hào)鎖定。
8.如權(quán)利要求1所述的單一時(shí)鐘源，其特征在于所述時(shí)鐘源工作在千兆網(wǎng)卡模式時(shí)現(xiàn)場(chǎng)可編程晶振輸出的信號(hào)為125MHz，工作在萬(wàn)兆網(wǎng)卡模式時(shí)現(xiàn)場(chǎng)可編程晶振輸出的信號(hào)為 155. 52MHz。
9.如權(quán)利要求1所述的單一時(shí)鐘源，其特征在于所述現(xiàn)場(chǎng)可編程晶振采用Cypress 公司的CY2XF24F芯片，所述時(shí)鐘緩沖器采用ONSEMI公司的MC100LVEP210芯片，所述萬(wàn)兆接口芯片采用VITESSE公司的VSC8479芯片。
10.如權(quán)利要求1所述的單一時(shí)鐘源，其特征在于所述時(shí)鐘源默認(rèn)是工作在現(xiàn)場(chǎng)可編程晶振中的第一個(gè)頻點(diǎn)。
專(zhuān)利摘要本實(shí)用新型提供了一種千兆萬(wàn)兆復(fù)合網(wǎng)卡的單一時(shí)鐘源，所述時(shí)鐘源由現(xiàn)場(chǎng)可編程晶振，時(shí)鐘緩沖器，萬(wàn)兆接口芯片和FPGA芯片組成；其中，現(xiàn)場(chǎng)可編程晶振的輸出端連接到時(shí)鐘緩沖器的輸入端，時(shí)鐘緩沖器的輸出端連接到萬(wàn)兆接口芯片和FPGA的輸入端，F(xiàn)PGA的輸出端連接到現(xiàn)場(chǎng)可編程晶振的輸入端。通過(guò)本實(shí)用新型使得在需要多個(gè)晶振的復(fù)合網(wǎng)卡中，共享了單一時(shí)鐘源，有效降低了成本，維護(hù)了系統(tǒng)穩(wěn)定性，并且還可以在任意修改系統(tǒng)參考時(shí)鐘，有利于系統(tǒng)調(diào)試。
文檔編號(hào)H04J3/06GK202127404SQ201120259180
公開(kāi)日2012年1月25日 申請(qǐng)日期2011年7月21日 優(yōu)先權(quán)日2011年7月21日
發(fā)明者劉新春, 姚文浩, 楊曉君, 柳勝杰, 王暉, 王英, 邵宗有, 鄭臣明, 郝志彬 申請(qǐng)人:曙光信息產(chǎn)業(yè)股份有限公司