專利名稱：降低輸入電壓/降低輸出電壓的三態(tài)緩沖器及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及緩沖器電路。更具體地，本發(fā)明涉及能夠接收降低的輸入電壓信號和還利用被降低的電壓輸出信號驅(qū)動一個輸出的緩沖器電路。
在某些電路或集成電路中，緩沖器電路可以被用于接收輸入信號和產(chǎn)生或蓄集足夠的電流驅(qū)動一個輸出導體(例如，總線的導體)或響應于該信號輸入的另外的電路的柵極。緩沖器電路的公知類型是三態(tài)緩沖器電路。三態(tài)緩沖器電路具有一個輸出端，該輸出端處于三態(tài)、高狀態(tài)、或低狀態(tài)之一。當多個緩沖器電路被耦合到相同負載時，三態(tài)緩沖器電路的性能特別有用，因為這允許各個緩沖器電路在不驅(qū)動總線時將被去耦合，以避免信號在總線上競爭。
為了容易討論，

圖1表示一種簡化的現(xiàn)有技術(shù)的反相三態(tài)緩沖器電路100，該電路包括4個串聯(lián)的晶體管102、104、106和108。P型場效應晶體管(P-FET)102被耦合到電源線VDD和僅當Enable(選通)信號為高電平時才導通。注意，除非下文另外指出，所有晶體管都是場效應晶體管(FET)。n型晶體管108被耦合到地和也是僅當Enable信號為高電平(即，當EnableN信號是低電平時)時才導通。當Enable信號為低電平時，兩個晶體管102和108都截止，因此第三態(tài)輸出。
當輸入信號是高電平和Enable信號也是高電平時，n-FET106和n-FET108將導通，將輸出拖到地。同時，P-FET104截止，將輸出與VDD去耦合。相反，當輸入信號為低電平和Enable信號為高電平時，P-FET的102和104將導通，將輸出上拉到VDD。同時，n-FET106截止，將輸出與地去耦合。顯而易見，反相三態(tài)緩沖器電路的輸出與其輸入值是反相的。
雖然圖1的緩沖器電路已經(jīng)存在了很長時間，但存在著一些缺點。例如，因為三態(tài)緩沖器電路100反相它的輸入，則要求一種級聯(lián)的組態(tài)來獲得非反相的三態(tài)緩沖器電路。為了級聯(lián)，反相三態(tài)緩沖器電路100的輸出可以被級聯(lián)進入另外的反相三態(tài)緩沖器電路100的輸入端，獲得非反相的三態(tài)緩沖器電路。
再有，在輸出級利用4個串聯(lián)晶體管(例如串聯(lián)的晶體管102、104、106和108)需要以加大電路的規(guī)模為代價。這是因為在上拉或下拉通路的每個器件必須相當大，使得允許足夠的電流通過在這些通路中串聯(lián)連接的各器件。這是因為如果器件小，則由緩沖器電路輸出的電流量可能太低，當驅(qū)動輸出負載到所期望的電壓電平時，可能引入無法接受的延遲。
但是，大器件的使用增加了輸出導體上的電容負載，而這樣又需要在驅(qū)動緩沖器電路部分較大的功率，以恰當?shù)仳?qū)動輸出負載，因為驅(qū)動緩沖器電路看到輸出導體的電容以及連接該負載上的其它各個三態(tài)緩沖器電路的電容兩者。
如圖1所示的結(jié)構(gòu)的另外的缺點涉及這樣一個事實，即反相三態(tài)緩沖器電路100一般不能以降低的輸入電壓/降低的輸出電壓的三態(tài)緩沖器工作。降低的輸入電壓指低于對芯片供電的整個VDD的輸入電壓。在某些情況下，降低的電壓可能要足夠的低(例如，1V)，使得接近晶體管的閾值電壓(一般在0.7V左右)。同樣，降低的輸出電壓指低于對芯片供電的整個VDD的輸出電壓。因為降低的電壓信號(即，其幅度在被降低的電壓范圍內(nèi)的信號)在降低電路功耗方面是有用的，反相三態(tài)緩沖器電路100不能以降低的電壓緩沖器工作用是一個嚴重的缺點。
為了理解在緩沖降低的電壓信號中遇到的問題，考慮這樣一種情況，即反相三態(tài)緩沖器電路100的輸入是邏輯高電平，但是由一個被降低的電壓信號代表(例如，1V左右)。在這種情況下，不僅n-FET 106按照期望導通，而且P-FET 104也會軟導通，引起漏電流通過P-FET 104(從VDD通過P-FET 102)。漏電流的存在損害了緩沖器電路的輸出端的信號(和/或極大地增加了功耗)。
圖2表示另外一種現(xiàn)有技術(shù)的三態(tài)緩沖器電路，該電路是非反相型的。但是，非反相的三態(tài)緩沖器電路150仍然不能作為降低的輸入電壓/降低的輸出電壓緩沖器電路工作。為了理解非反相的三態(tài)緩沖器電路150的工作和在這種考慮下的缺點，考慮當輸入信號具有全電壓范圍(即，從地到VDD)的情況。當在線152上的EN信號為低電平時，P-FET 130導通，將節(jié)點154拖至VDD和關(guān)斷P-FET 156的輸出。同時，節(jié)點158由于反相器160的作用升至高電平。高節(jié)點158導通n-FET 162，將節(jié)點164拖至低電平，因此關(guān)斷n-FET 166的輸出。因此，當選通信號EN變?yōu)榈碗娖綍r，輸出端168從緩沖器電路的靜止(rest)狀態(tài)脫開。正如可以看出的那樣，一種低電平EN信號將緩沖器電路150三態(tài)。
當選通信號EN變?yōu)楦唠娖胶洼斎?20為高電平(例如，達到VDD)，則高輸入170使得n-FET 172導通。因此，節(jié)點164被拖到地，從而關(guān)斷n-FET 166的輸出和使輸出端168與地脫開。同時，高選通信號EN使n-FET 174也導通。因此，節(jié)點154被拉低。當輸入170為高電平時，p-FET 176關(guān)斷，使得節(jié)點154與VDD脫開。低節(jié)點154導通輸出P-FET 156，使得輸出端168被拉至VDD。因此，高輸入170和高選通信號EN使得輸出端168達到高電平VDD。
相反，當選通信號EN為高電平和輸入170為低電平(例如，在大約為地時)，低電平輸入170使得n-FET 172關(guān)斷，使節(jié)點164與地脫開。低電平輸入170還使得P-FET導通。隨著P-FET 176導通，節(jié)點154被拖至高電平和P-FET 156的輸出被關(guān)斷，使輸出端168與VDD脫開。因為n-FET 174已經(jīng)導通(由于高電平選通信號EN)，當P-FET 176導通時，節(jié)點164被拖至高電平，從而導通n-FET 166，拉輸出端168到地。因此低電平輸入170和高電平選通信號EN使得輸出端168變?yōu)榈碗娖健?br> 但是，當要求傳送一個降低的輸入電壓信號到它的輸出端時，非反相三態(tài)緩沖器電路150是無能為力的?，F(xiàn)有技術(shù)的這種缺陷的出現(xiàn)的部分原因是由于輸入信號被用于控制一個或多個晶體管的柵極。當這樣使用時，降低的輸入信號的電壓范圍引起某些P-FET將被軟導通，即使當該信號是邏輯高電平時也是如此。例如，如果由降低的電壓信號(例如，1V到2.5V或更高的全擺幅VDD)表示高電平邏輯狀態(tài)，高邏輯電平輸入由例如在輸入端170的1V的降低的電壓表示。
在輸入端170具有1V的電壓，n-FET172將是導通的，但P-FET 176也可能是導通的，雖然是一種軟導通。這是由于，如果2.5V的VDD在P-FET 176的源極和P-FET 176的閾值電壓是0.7V，則在P-FET 176的柵極的1V的存在同樣將引起這個晶體管的被軟導通。換言之，當其應該關(guān)斷時，存在一個漏電流流過P-FET176。當這兩個晶體管都導通時，功耗無味地增加了。隨著兩個晶體管172和176的導通，在節(jié)點154和164上的電壓可能不穩(wěn)定和/或不是足夠好地切斷導通P-FET156和斷開n-FET 166，以便將輸出端168拖到期望的高邏輯值。
從上面的描述可以明顯看出，期望有可以使用在降低的信號電壓的應用中的三態(tài)緩沖器電路和該電路的制造方法。
在一個實施例中，本發(fā)明涉及一種三態(tài)緩沖器電路，該電路在緩沖器的輸入節(jié)點接收一個輸入信號和響應于緩沖器選通信號在緩沖器的輸出節(jié)點發(fā)送一個輸出信號。該緩沖器電路包括一個連接到緩沖器輸入節(jié)點的輸入級。該輸入級被構(gòu)成為當該緩沖器的選通信號被選通時接收輸入信號。該緩沖器電路還包括一個連接到輸入級的電平轉(zhuǎn)換級。該電平轉(zhuǎn)換級被安排為當該緩沖器的選通信號是被選通時，響應于輸入信號輸出一組電平轉(zhuǎn)換級控制信號。該組電平轉(zhuǎn)換級控制信號的電壓范圍高于與該輸入信號相聯(lián)系的電壓范圍。該緩沖器電路還包括連接到電平轉(zhuǎn)換級上的一個輸出級。該輸出級被構(gòu)成為當該緩沖器選通信號被選通時，響應于該組電平轉(zhuǎn)換級控制信號在該緩沖器的輸出節(jié)點輸出輸出端信號。該輸出信號的電壓范圍低于該組電平轉(zhuǎn)換級控制信號的電壓范圍。當緩沖器的選通信號為禁止時，該輸出級斷開緩沖器輸出節(jié)點與輸入級和電平轉(zhuǎn)換級連接。
在另外的實施例中，本發(fā)明涉及一種響應于一個輸入信號提供一個輸出信號的方法。該方法包括利用緩沖器電路的輸入級接收一個輸入信號。其中還包括利用緩沖器電路的電平轉(zhuǎn)換級形成響應于輸入信號的一組控制信號。該組控制信號的電壓范圍高于與輸入信號有關(guān)的電壓范圍。另外，其中還包括利用緩沖器電路的輸出級輸出響應于該組控制信號的一個輸出信號。與該輸出信號相聯(lián)系的電壓范圍低于控制信號的電壓范圍。
本發(fā)明的這些和其它特點將在下面的本發(fā)明的詳細描述和結(jié)合附圖予以更為詳細地進行描述。
通過下面的結(jié)合附圖的詳細描述中本發(fā)明將更容易被理解，在各附圖中相同標號表示相同的結(jié)構(gòu)元件，和其中圖1表示一種簡化現(xiàn)有技術(shù)的反相三態(tài)緩沖器電路，以便于討論；圖2表示另外的現(xiàn)有技術(shù)的三態(tài)緩沖器電路，這個電路也不能被用作為降低的輸入電壓/降低的輸出電壓的緩沖器電路；圖3表示按照本發(fā)明的一個實施例的簡化三態(tài)緩沖器電路，該電路表示一種能夠傳送降低的電壓信號的三態(tài)緩沖器電路；圖4更詳細地表示按照本發(fā)明的一個實施例的能夠傳送降低電壓信號的三態(tài)緩沖器電路；圖5-12表示按照本發(fā)明的各種實施例，表示降低輸入電壓/降低輸出電壓信號的三態(tài)緩沖器電路的各種可替代的組態(tài)。
現(xiàn)在將參照幾個如各附圖所表示的說明性的實施例對本發(fā)明進行詳細描述。在下面的描述中，表示出許多具體的細節(jié)，以便提供對本發(fā)明的全面理解。但是，顯然對于本專業(yè)的技術(shù)人員來說，在沒有這些細節(jié)的某些和全部的情況下本發(fā)明還是可以實施的。在另外的一些例子中，對公知的結(jié)構(gòu)和/或處理步驟不進行詳細描述，以便不至于不必要地混淆本發(fā)明。
在一個實施例中，本發(fā)明涉及一種高效的降低的輸入電壓/降低的輸出電壓的三態(tài)緩沖器電路，該電路用于響應于也具有降低的電壓范圍的輸入信號確立也具有降低的電壓范圍的輸出信號。在一個實施例中，本發(fā)明的降低的輸入電壓/降低的輸出電壓的三態(tài)緩沖器電路包括一個用于接收降低的電壓的輸入信號的輸入級，一個用于變換所接收的降低的輸入電壓的輸入信號為具有較高電壓范圍的內(nèi)部電平轉(zhuǎn)換級控制信號的電平轉(zhuǎn)換級，控制三態(tài)緩沖器電路的輸出級。
當通過禁止緩沖器選通信號使三態(tài)緩沖器電路處于第三態(tài)時，該電路基本上與負載脫開。當不處于第三態(tài)時，響應于內(nèi)部電平轉(zhuǎn)換級控制信號，輸出級在降低的電壓范圍中輸出或者是邏輯高電平或者是邏輯低電平的緩沖器輸出信號。
在某些情況下，緩沖器電路被安排得，不需要使用具有降低的電壓范圍的輸入信號控制輸入級的晶體管的柵極。這是與圖1和2的現(xiàn)有技術(shù)的情況不同的，在現(xiàn)有技術(shù)中輸入信號被用于直接控制晶體管的柵極。為了控制輸出級，最好是利用電平轉(zhuǎn)換級將輸入信號放大到一個較高的電壓電平。因此，存在這樣一個事實，即輸入信號可以具有不明顯大于晶體管的閾值電壓的電壓范圍，而又不會破壞緩沖器電路的性能。
參照下面的各個附圖本發(fā)明的各特點和優(yōu)點可以更好地理解。圖3表示按照本發(fā)明的實施例的簡化三態(tài)緩沖器電路200，包括輸入級202、電平轉(zhuǎn)換級204、和輸出級206。如圖所示，緩沖器選通信號被連接到輸入級202控制其中的晶體管，輸入級傳送在端子208上的降低的輸入電壓信號到電平轉(zhuǎn)換級204。正如下面所表示的那樣。在某些實施例中緩沖器選通信號還被用于控制在電平轉(zhuǎn)換級204和/或輸出級206中信號的傳送。
在電平轉(zhuǎn)換級204中，其中的晶體管轉(zhuǎn)換接收的輸入信號為較高的電壓范圍，控制輸出級206中的晶體管的柵極。該較高電壓的控制信號允許輸出級206中的晶體管以較高的過驅(qū)動電壓受控，從而允許輸出級206中的晶體管提供或/吸性較大的電流量，因此更快地驅(qū)動連接到該緩沖器輸出上的負載到期望的降低的電壓電平。
圖4更詳細地表示按照本發(fā)明的一個實施例的一個三態(tài)緩沖器電路300，該電路表示能夠接收降低的輸入電壓和利用其降低的輸出電壓驅(qū)動負載的一種非反相的三態(tài)緩沖器電路。緩沖器電路300包括輸入級302，電平轉(zhuǎn)換級304，和輸出級306。輸入轉(zhuǎn)換級302包括兩個場效應晶體管(FET)308和310，它們的柵極被在導體312上的緩沖器選通信號ENp進行控制。降低的電壓輸入信號在緩沖器輸入節(jié)點314被接收和當緩沖器選通信號被選通(即，當信號ENp為高電平)時，由FET 308和310傳送到節(jié)點316和318。
應當注意，雖然在圖中FET 308和310被表示為低閾值n-FET(低閾值特性由圍繞晶體管符號的圓圈表示)，只要這些輸入晶體管的閾值電壓低于輸入電壓范圍這并不是要求。然而這些晶體管最好是(但不要求)低閾值晶體管。一般，低閾值FET可能具有比普通FET(可能在0.6V-0.7V左右)低的閾值電壓(例如，大約0.4V到0.5V)。
電平轉(zhuǎn)換級304從輸入級302接收信號和轉(zhuǎn)換接收的信號到較高電壓范圍，控制在輸出級306中的FET 320和322的柵極。取決于在輸入節(jié)點314的降低的輸入電壓信號的值，輸出級306輸出或者邏輯低電平(VSS)或者邏輯高電平(降低的電壓范圍的高值，或者V降低)。因此，形成降低的輸入電壓/降低的輸出電壓的緩沖器電路。
類似于晶體管310和308，在圖中輸出晶體管320和322被表示為低閾值n-FET(低閾值特性由圍繞晶體管符號的圓圈表示)。雖然對這些輸出晶體管使用低閾值晶體管以得到最佳的性能，但也可以使用具有更典型閾值電壓范圍的晶體管。
為了容易更進一步地理解，現(xiàn)在將更詳細地解釋三態(tài)緩沖器電路300的操作?？紤]禁止該緩沖器選通信號允許該三態(tài)緩沖器電路進入三態(tài)模式的情況。在圖4的電路中，當導線312上的信號ENp為低電平時進入第三態(tài)模式。利用低電平信號ENp，n型FET 308和310被關(guān)斷，因此，防止輸入節(jié)點314上的信號被傳送到電平轉(zhuǎn)換級304。
反相器324使信號ENC(該信號是信號ENp的反相)變?yōu)樵趯Ь€326上的高電平，因此將三態(tài)反相器328置于高阻抗狀態(tài)和斷開該三態(tài)反相器的輸出端與它的輸入端。高電平信號ENC還導通n-FET 330，拉動節(jié)點332到低電平，因此關(guān)斷n型FET 320。因此，緩沖器的輸出端334與電壓源V降低336斷開。
在導線312上的低電平信號ENp導通P型FET 338，因此上拉節(jié)點318到高電平，導通n-FET 340。當FET 340導通時，節(jié)點342被拖至VSS，因此導通電平轉(zhuǎn)換級的P-FET 344。當FET 344導通時，節(jié)點316被拉至VDD(VDD電壓源346)，關(guān)斷P-FET 348，因此斷開節(jié)點342與VDD電壓源350的連接和保持節(jié)點342在VSS電平(由于FET 340的導通)。
因為節(jié)點342為低電平，F(xiàn)ET322也被關(guān)斷，因此斷開緩沖器輸出端334與VSS。由于FET 320和322關(guān)斷，緩沖器輸出端334斷開該緩沖器電路其余部分、V降低和VSS的連接。換言之，緩沖器電路300處于第三態(tài)和斷開與負載的連接。
當緩沖器選通信號被選通(即，當圖4的ENp為高電平)時，緩沖器電路300脫離第三態(tài)模式。從而，在緩沖器輸出端334上的電壓值將在響應輸入節(jié)點314上的電壓值的0-V降低范圍內(nèi)變化。
考慮當信號ENp為高電平和VSS電壓電平出現(xiàn)在輸入節(jié)點314時的情況。高電平信號ENp使FET 308和310導通，分別傳送VSS電壓電平到節(jié)點318和316。因為FET 310導通，節(jié)點316變?yōu)榈碗娖?，導通FET 348，因此將節(jié)點342拖至VDD(VDD電壓源350)。因為ENp為高電平和其反相ENC為低電平，三態(tài)反相器328傳送在節(jié)點342上的值到節(jié)點332，使節(jié)點332變?yōu)榈碗娖?因為三態(tài)反相器328相對于它的輸入反相它的輸出)。低電平信號ENC關(guān)斷FET 330，因此將節(jié)點332與VSS斷開。因為節(jié)點332處于VSS，F(xiàn)ET 320被關(guān)斷，斷開緩沖器輸出端334與V降低電壓源336。
低電平節(jié)點318(由高電平ENp信號使P-FET 338關(guān)斷，保證節(jié)點318呆在低電平)關(guān)斷FET 340，使節(jié)點342與VSS斷開和保證節(jié)點342呆在VDD電平(由于FET 348的導通)。由于節(jié)點342處于高的VDD電平，這個全VDD電壓被加到輸出FET 322的柵極，允許FET 320經(jīng)由緩沖器輸出端334供給電流到負載和快速將緩沖器輸出端334拖至VSS電壓電平。因此，電平轉(zhuǎn)換級304的存在允許晶體管320和322的柵極由具有從VSS-VDD的全電壓范圍的控制信號控制。正如從上面的描述可以看出的那樣，當緩沖器電路300不處于第三態(tài)時，在輸入節(jié)點314的輸入信號VSS使得一個VSS輸出信號出現(xiàn)在輸出節(jié)點334上。
考慮當信號ENp為高電平(即，緩沖器電路300不在第三態(tài))時和V降低電壓電平出現(xiàn)在輸入節(jié)點314上時的情況。高電平信號ENp使得FET 308和310導通，分別傳送V降低電壓電平到節(jié)點318和316。因為FET 308導通，V降低電壓電平被傳送到節(jié)點318，因此導通FET 340，將節(jié)點342拖至VSS。當節(jié)點342被拖至VSS時，P-FET 344被全部導通，拉節(jié)點316到VDD(由VDD電壓源)。因此，雖然FET 310的導通僅使V降低被從輸入節(jié)點314傳送到節(jié)點316，但節(jié)點316處于VDD。
因為節(jié)點316處于VDD，這個全VDD電壓被加到P-FET 348的柵極，完全使FET 348關(guān)斷，因此斷開節(jié)點342與VDD電壓源350的連接和保證節(jié)點342呆在VSS電平。將可以看出，電平轉(zhuǎn)換級304還起到穩(wěn)定節(jié)點342上的電壓在VSS值上，保證FET 322呆在完全關(guān)斷的狀態(tài)，斷開緩沖器輸出端334與VSS連接的作用。否則，當V降低被FET 310傳送到節(jié)點316時，F(xiàn)ET 348可能被軟導通，將在節(jié)點342上的電壓拖至高于期望的VSS值，使性能降低和/或引起緩沖器電路的誤動作和/或消耗大量不必要的能量。
使信號ENp為高電平和它的反相信號ENC為低電平，在節(jié)點342上的VSS值使節(jié)點332變?yōu)閂DD(因為三態(tài)反相器328輸出它的輸入的反相值)。低電平ENC還關(guān)斷FET 330，斷開節(jié)點332與VSS。通過節(jié)點332處于高的VDD電平，這個全VDD電壓被加到輸出FET 320的柵極，允許FET 320經(jīng)由緩沖器輸出端334供給電流到負載和快速地將緩沖器輸出端334拖至V降低電壓電平(由V降低電壓源336)。因此，電平轉(zhuǎn)換級304的存在允許晶體管320和322的柵極被具有從VSS-VDD全電壓范圍的控制信號進行控制。正如從上面描述可以看到的那樣，當緩沖器電路300不在第三態(tài)時，在輸入節(jié)點的V降低輸入信號使得V降低輸出信號出現(xiàn)在輸出節(jié)點334。
注意，雖然緩沖器電路300被構(gòu)成為非反相的三態(tài)緩沖器電路，但這并不是一種要求。因此，這里本發(fā)明不需要限制降低的輸入電壓/降低的輸出電壓的三態(tài)緩沖器電路的反相(或非反相)的特征。
通過利用具有全電壓擺幅(VSS-VDD)的控制信號去控制輸出FET 320和322的柵極，獲得較高的過驅(qū)動電壓，去導通或者關(guān)斷這些FET。如果降低的電壓V降低曾被用于控制這些輸出FET的柵極，則這些FET將需要更大些，以在相同的時間里供給/吸收相同量的電流。由于本發(fā)明使用了具有全電壓擺幅(VSS-VDD)的控制信號去控制輸出FET320和322的柵極，這些FET可以被設(shè)計得小些，這使得減小了芯片的使用空間。
減小輸出FET的大小還減小了該緩沖器電路所連接的電容負載。這是一個在應用方面的優(yōu)點，其中使用多個緩沖器電路在一個公共總線導線上確立信號和多個緩沖器電路的輸出級可以被連接到該公共總線上。通過減小在每個緩沖器電路中與輸出級的輸出FET相關(guān)的大小和電容，提供給實際驅(qū)動總線導體的緩沖器電路以減小的負載電容。由于減小的負載電容，使得等待時間和功耗被有益地減小。
圖5-12描述各種可代替的實施例，表示各種可以構(gòu)成的輸入級、電平轉(zhuǎn)換級、和/或輸出級的示例性方式。在這些圖的每一個中，電平轉(zhuǎn)換級被用于放大降低的電壓的輸入信號為具有較大電壓范圍的控制信號，控制在輸出級的輸出晶體管。各輸出晶體管被在V降低和VSS之間串聯(lián)連接，在這種降低的電壓范圍內(nèi)輸出信號。利用通過來自電平轉(zhuǎn)換級的較高的電壓控制信號使各個輸出晶體管導通和關(guān)斷，這些晶體管可以被有益提供或吸收較大的電流以減少等待時間的方式去驅(qū)動負載。
在圖5中，電平轉(zhuǎn)換級是利用NOR門392來替代如圖4所示情況的三態(tài)反相器進行實現(xiàn)的。在圖6中，傳輸門402被用于替代電平轉(zhuǎn)換級。傳輸門402起到響應控制信號408和410，在它的兩個節(jié)點之間，例如在節(jié)點404和406之間傳送電壓的作用。再有，包括傳輸門402、晶體管412、414、和416的電平轉(zhuǎn)換級保證當具有降低的電壓(例如，1V)的邏輯高電平信號出現(xiàn)在緩沖器輸入端時，節(jié)點404呆在低電平狀態(tài)。圖6的緩沖器的其余部分大致以與圖4的緩沖器類似的方式工作，和圖6的緩沖器的工作對于本專業(yè)的技術(shù)人員參照本說明書公開是很容易理解的。
在圖7中，反相器502被使用在電平轉(zhuǎn)換級中提供具有VSS和VDD之間的電壓范圍的各控制信號到輸出晶體管。表示出連接到晶體管504的柵極的兩個反相器，提供足夠的電流用于正確地控制晶體管504。但是，如果緩沖器選通信號可以足以控制晶體管504的話，它們可以被忽略。在輸出級中有三個輸出晶體管，其中當信號ENp為低電平時，晶體管504起到迅速斷開V降低電壓源與輸出端的作用。但是，作為一種折衷，每個輸出晶體管504和506可以要求是大一些的，以減小V降低電壓源與輸出端之間的串聯(lián)電阻。較大的晶體管506可能對較大的電容負載做出貢獻，特別是當多個三態(tài)緩沖器被連接到同一個的輸出端時。在圖8中，增加了輸出晶體管602，以保證當ENp為低電平時，VSS迅速與輸出端斷開。再有，該折衷導致較大晶體管602和604克服串聯(lián)電阻。圖7和圖8的其余部分大致以與圖4的緩沖器類似的方式工作，和這些緩沖器的工作對于本專業(yè)的技術(shù)人員參照本說明書的公開是很容易理解的。
在圖9中，三態(tài)反相器702被使用在電平轉(zhuǎn)換級中。三態(tài)反相器702按照類似于圖4的三態(tài)反相器328的方式進行工作。在圖10中，在輸出級中的晶體管802和804被耦合到信號ENpx(由電平轉(zhuǎn)換級的反相器806和808產(chǎn)生)使得容易快速地將VSS和V降低兩者與輸出端斷開。但是，在輸出級中4個串聯(lián)的晶體管的存在可能要求使用較大的器件，以克服串聯(lián)電阻。在圖11中，輸出端與VSS的斷開是按在圖4的緩沖器中相同的方式進行的。輸出端與V降低的斷開是通過晶體管902實現(xiàn)的，雖然其潛在代價是要求使用較大的器件用于晶體管902和904。在圖12中，輸出端與V降低的斷開是按照圖4的緩沖器的相同方式進行的。輸出端與VSS的斷開是通過晶體管1002實現(xiàn)的，雖然其潛在代價是要求使用較大的器件用于晶體管1002和1004。圖9-12的緩沖器的其余部分以大致與圖4的緩沖器的相似方式工作，和這些緩沖器的操作對于本專業(yè)的技術(shù)人員參照本說明書的其余部分是容易理解的。
雖然本發(fā)明已經(jīng)結(jié)合幾個說明的實施例進行了描述，但是各種替換、變形和等效都將落入本發(fā)明的范圍內(nèi)。應當注意到，存在著許多實現(xiàn)本發(fā)明的方法和裝置的替代方式。因此，試圖將下面所附的權(quán)利要求書理解為包括了落入本發(fā)明的真正精神和范圍內(nèi)的所有這些替換、變形和等效。
權(quán)利要求
1.一種用于在緩沖器輸入節(jié)點接收輸入信號和響應緩沖器選通信號在緩沖器輸出節(jié)點發(fā)送輸出信號的三態(tài)緩沖器電路，包括一個連接到所述緩沖器輸入節(jié)點的輸入級，當所述緩沖器選通信號是選通時，所述輸入級被配置成接收所述輸入信號；一個連接到所述輸入級的電平轉(zhuǎn)換級，當所述緩沖器選通信號是選通時，響應于所述輸入信號，所述電平轉(zhuǎn)換級被安排為輸出一組電平轉(zhuǎn)換級控制信號，所述電平轉(zhuǎn)換級控制信號組的電壓范圍高于與所述輸入信號相關(guān)的電壓范圍；和一個連接到所述電平轉(zhuǎn)換級的輸出級，當所述緩沖器選通信號是選通時，所述輸出級被配置成為響應所述電平轉(zhuǎn)換級控制信號組，在所述緩沖器輸出節(jié)點輸出所述輸出信號，所述輸出信號的電壓范圍低于所述電平轉(zhuǎn)換級控制信號組的電壓范圍，當所述緩沖器選通信號被禁止時，所述輸出級將所述緩沖器輸出節(jié)點與所述輸入級和所述電平轉(zhuǎn)換級斷開。
2.權(quán)利要求1的三態(tài)緩沖器電路，其中所述輸出級被連接到第一電壓源，所述電平轉(zhuǎn)換級被連接到第二電壓源，該第二電壓源提供比第一電壓源所提供的電壓電平高的電壓。
3.權(quán)利要求2的三態(tài)緩沖器電路，其中所述輸入級包括一個第一場效應晶體管和一個第二場效應晶體管，所述第一和第二場效應晶體管的柵極受所述緩沖器選通信號的控制，所述第一和第二場效應晶體管的第一端子被配置成為接收所述輸入信號。
4.權(quán)利要求3的三態(tài)緩沖器電路，其中所述第一和第二場效應晶體管的第二端子被連接到所述電平轉(zhuǎn)換級的相應的第一和第二輸入節(jié)點。
5.權(quán)利要求4的三態(tài)緩沖器，其中所述電平轉(zhuǎn)換級包括一個第三場效應晶體管，一個第四場效應晶體管，和一個第五場效應晶體管；所述第三場效應晶體管的柵極被連接到所述電平轉(zhuǎn)換級的所述第一輸入節(jié)點和所述第四場效應晶體管的第一端子，所述第四場效應晶體管的的柵極被連接到所述第三場效應晶體管的第一端子；所述第五場效應晶體管的柵極被連接到所述輸入節(jié)點，所述第五場效應晶體管的第一端子被連接到VSS。
6.權(quán)利要求5的三態(tài)緩沖器電路，其中所述第三和第四場效應晶體管為p型場效應晶體管，和所述第一、第二、和第五場效應晶體管為n型場效應晶體管。
7.權(quán)利要求5的三態(tài)緩沖器電路，還包括一種三態(tài)反相器電路，所述三態(tài)反相器電路的第一三態(tài)反相器電路被連接到所述第三場效應晶體管的所述第一端子和所述第五場效應晶體管的第二端子，所述三態(tài)反相器電路的第二三態(tài)反相器電路被連接到所述輸出級的輸入節(jié)點，所述三態(tài)反相器電路的第三三態(tài)反相器電路被連接到所述緩沖器選通信號。
8.權(quán)利要求7的三態(tài)緩沖器電路，還包括一種具有反相器輸入端和反相器輸出的反相器，所述反相器輸入端被連接到所述緩沖器選通信號，和所述反相器輸出端被連接到所述三態(tài)反相器電路的第四三態(tài)反相器電路端子。
9.權(quán)利要求2的三態(tài)緩沖器電路，其中所述輸出級基本上包括兩個在所述第一電壓源與VSS之間串聯(lián)的輸出場效應晶體管。
10.權(quán)利要求9的三態(tài)緩沖器電路，其中所述兩個輸出場效應晶體管是N型場效應晶體管。
11.權(quán)利要求2的三態(tài)緩沖器電路，其中所述輸出級包括多個在所述第一電壓源與VSS之間串聯(lián)連接的輸出場效應晶體管。
12.一種提供響應于輸入信號的輸出信號的方法，包括利用緩沖器電路的輸入級接收所述輸入信號；利用所述緩沖器電路的電平轉(zhuǎn)換級形成一組響應于所述輸入信號的控制信號，所述控制信號組的電壓范圍高于與所述輸入信號相聯(lián)系的電壓范圍；和利用所述緩沖器電路的輸出級，輸出響應于所述控制信號組的一個輸出信號，與所述輸出信號相聯(lián)系的電壓范圍低于所述控制信號的電壓范圍。
13.權(quán)利要求12的方法，其中所述輸出還包括；提供所述控制信號組到所述輸出的級的第一和第二場效應晶體管的柵極，所述第一和第二場效應晶體管被串聯(lián)連接在第一電壓源與地之間，所述第一電壓源和所述地被配置為提供與所述緩沖器電路的輸出端的輸出信號相聯(lián)系的電壓范圍。
14.權(quán)利要求12的方法，還包括當所述緩沖器選通信號被禁止時，提供配置為用于從連接到所述緩沖器電路的負載三態(tài)所述緩沖器電路的緩沖器選通信號。
15.一種用于在緩沖器輸入節(jié)點接收輸入信號和響應緩沖器選通信號在緩沖器輸出節(jié)點發(fā)送輸出信號的三態(tài)緩沖器電路，包括當所述緩沖器選通信號是選通時，用于接收所述輸入信號的輸入裝置，所述輸入裝置被連接到所述緩沖器輸入節(jié)點；用于當所述緩沖器選通信號是選通時，響應于所述輸入信號輸出一組控制信號的電平轉(zhuǎn)換級裝置，所述電平轉(zhuǎn)換級裝置被連接到所述輸入裝置，所述控制信號組的電壓范圍高于與所述輸入信號相關(guān)的電壓范圍；和連接到所述電平轉(zhuǎn)換裝置的輸出裝置，當所述緩沖器選通信號是選通時，所述輸出裝置被配置成為響應所述控制信號組在所述緩沖器輸出節(jié)點輸出所述輸出信號，所述輸出信號的電壓范圍低于所述控制信號組的電壓范圍，當所述緩沖器選通信號被禁止時，所述輸出裝置將所述緩沖器輸出節(jié)點與所述輸入裝置和所述電平轉(zhuǎn)換裝置斷開。
16.權(quán)利要求15的三態(tài)緩沖器電路，其中所述輸出裝置連接到第一電壓源，所述電平轉(zhuǎn)換裝置被連接到第二電壓源，該第二電壓源饋送高于由所述第一電壓源所饋送的電壓電平。
17.權(quán)利要求16的三態(tài)緩沖器電路，其中所述輸入裝置包括一個第一場效應晶體管和一個第二場效應晶體管，所述第一和第二場效應晶體管的柵極受所述緩沖器選通信號的控制，所述第一和第二場效應晶體管的第一端子被配置為接收所述輸入信號。
18.權(quán)利要求17的三態(tài)緩沖器電路，其中所述第一和第二場效應晶體管的第二端子被連接到相應的所述電平轉(zhuǎn)換裝置的第一和第二輸入節(jié)點。
19.權(quán)利要求18的三態(tài)緩沖器電路，其中所述電平轉(zhuǎn)換裝置包括第三場效應晶體管、第四場效應晶體管、和第五場效應晶體管；所述第三場效應晶體管的柵極被連接到所述電平轉(zhuǎn)換裝置的所述第一輸入節(jié)點和所述第四場效應晶體管的第一端子，所述第四場效應晶體管的柵極被連接到所述第三場效應晶體管第一端子；和所述第五場效應晶體管的柵極被連接到所述輸入節(jié)點，所述第五場效應晶體管的第一端子被連接到VSS。
20.權(quán)利要求16的三態(tài)緩沖器電路，其中所述輸出裝置包括所述第一電壓源與VSS之間串聯(lián)連接的基本上兩個輸出場效應晶體管。
21.權(quán)利要求16的三態(tài)緩沖器電路，其中所述輸出裝置包括所述第一電壓源與VSS之間串聯(lián)連接的兩個輸出場效應晶體管。
22.權(quán)利要求21的三態(tài)緩沖器電路，其中所述兩個輸出場效應晶體管是n型場效應晶體管。
23.權(quán)利要求16的三態(tài)緩沖器電路，其中所述輸出裝置包括所述第一電壓源與VSS之間串聯(lián)連接的至少三個輸出場效應晶體管。
全文摘要
本發(fā)明公開了一種三態(tài)緩沖器電路。該緩沖器電路包括一個連接到緩沖器輸入節(jié)點的輸入級,該輸入級被配置為當緩沖器選通信號為選通時接收輸入信號;還包括一個連接在輸入級的電平轉(zhuǎn)換級,該電平轉(zhuǎn)換級被安排為當緩沖器選通信號為選通時,響應于輸入信號輸出一組電平轉(zhuǎn)換級控制信號;還包括連接到電平轉(zhuǎn)換級的輸出級。該輸出級被配置為當緩沖器選通信號為選通時,響應于該組電平轉(zhuǎn)換級控制信號在緩沖器輸出節(jié)點輸出輸出信號。
文檔編號B24B37/04GK1241782SQ9910556
公開日2000年1月19日 申請日期1999年3月8日 優(yōu)先權(quán)日1998年3月9日
發(fā)明者D·R·漢森, G·米勒 申請人:西門子公司, 國際商業(yè)機器公司