專利名稱：高速硅基電光調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種硅基電光調(diào)制器，具體地說，涉及基于SOI技術(shù)并且使用硅-絕緣體-硅電容(SISCAP)波導(dǎo)幾何形狀來提供高效和高速工作的電光調(diào)制器。
背景技術(shù)：
由于可以通過使用公知的CMOS技術(shù)把光學(xué)元件和先進的電子器件一起集成在硅襯底上的可能性，在用于各種系統(tǒng)例如光纖到戶和局域網(wǎng)(LANs)的工作在1330和1550nm光纖光通信波長的硅基光子元件是密集研究的對象。
已經(jīng)對無源硅結(jié)構(gòu)，例如波導(dǎo)，耦合器和濾光器作了廣泛的研究。相比而言關(guān)于有源硅器件(即可調(diào)節(jié)器件)，例如調(diào)制器和開關(guān)方面工作的報道較少，盡管它們作為光束操控裝置對于這樣的系統(tǒng)具有重要性。已經(jīng)設(shè)計了一些硅基熱-光有源器件，通過改變硅的溫度調(diào)節(jié)硅的折射率，從而引發(fā)相位調(diào)制和吸收，依次用來在器件的輸出上產(chǎn)生強度調(diào)制。然而，熱-光效應(yīng)相當(dāng)緩慢而且只能用于加速到調(diào)制頻率1Mb/s的器件。因此，對于更高的調(diào)制頻率(這對于大部分系統(tǒng)，包括通信系統(tǒng)來說更有吸引力)需要電光有源器件。
大部分提出的電光器件利用自由載流子頻散效應(yīng)來同時改變折射率的實部和虛部。這是由于無應(yīng)變純晶體硅并非展示出線性電光(Pockels)效應(yīng)，并且由于Franz-Keldysh效應(yīng)和Kerr效應(yīng)引起的折射率變化很微弱。在自由載流子吸收調(diào)制器中，如同下面將會詳細討論的那樣，結(jié)構(gòu)光吸收的改變直接轉(zhuǎn)變成為輸出強度調(diào)制。在光器件的特定領(lǐng)域中，例如Mach-Zehnder調(diào)制器，基于總內(nèi)部反射(TIR)的結(jié)構(gòu)，交叉開關(guān)，Y-開關(guān)，環(huán)形諧振腔和Fabry-Perot諧振腔，也使用相位調(diào)制來調(diào)制輸出強度。
可以通過載流子注入，積累，耗盡或者反型來改變電光器件中自由載流子的濃度。目前為止所研究的器件中的大部分具有一些共同的特征它們需要長的相干長度(例如，5-10mm)和超過1kA/cm3以上的注入電流密度來得到有效的調(diào)制深度。為了達到高度集成和微小化以制造低成本的緊湊的器件陣列，長的相干長度不合乎要求。高電流密度可能對結(jié)構(gòu)加熱而導(dǎo)致引起不必要的熱光效應(yīng)，而且實際上會在涉及自由載流子移動關(guān)聯(lián)部分的實際折射率變化上引起相反的效應(yīng)，從而降低它的效率。
圖1示例性的說明了一種典型的現(xiàn)有技術(shù)，在SOI結(jié)構(gòu)上使用凸起的菱紋波導(dǎo)管形成的硅基電光相位調(diào)制器1。電光相位調(diào)制器1包括一層本征硅(單晶)2，經(jīng)過工藝處理后包含一個橫向延伸的菱紋結(jié)構(gòu)3(如插圖所示)來形成調(diào)制器1的光波導(dǎo)，插圖中同時顯示了光信號傳播的方向。本征硅層2示例說明為傳統(tǒng)絕緣體上的硅(SOI)晶圓結(jié)構(gòu)的頂層，其進一步包括一個埋氧層(BOX)4和硅襯底5。所顯示的結(jié)構(gòu)形成PIN二極管調(diào)制器并計劃通過使用上面提到的自由載流子頻散效應(yīng)改變硅菱紋波導(dǎo)管3中的折射率。在該特定例子中，形成的硅層2包括與第一電接觸7相接的重摻雜的p型區(qū)6。如圖所示，層2進一步包括重摻雜n型區(qū)8和關(guān)聯(lián)的第二電接觸9。在一個例子中，可以把區(qū)域6和8摻雜到現(xiàn)示出數(shù)量級為1020載流子每cm3的摻雜濃度。在該PIN結(jié)構(gòu)，p型區(qū)6和n型區(qū)8分開位于菱紋結(jié)構(gòu)3的相反兩側(cè)，從而本征硅在菱紋結(jié)構(gòu)3和硅層2中都位于重摻雜區(qū)之間。
在工作中，第一和第二電接觸連接到電壓源以正向偏置二極管從而注入自由載流子到波導(dǎo)3中。自由載流子的增加改變了硅的折射率(如同下面使用Drude模型的討論)，因此可以用來對傳播通過波導(dǎo)的光進行相位調(diào)制。然而，作為光調(diào)制器，電光調(diào)制器1的工作速度受到菱紋結(jié)構(gòu)3中自由載流子壽命以及在正向偏置消失的情況下載流子擴散率的限制。這樣的現(xiàn)有技術(shù)PIN二極管相位調(diào)制器對于正向偏置工作通常具有在10-50Mb/s范圍內(nèi)的工作速度。通過在硅中引入作為載流子壽命“殺手”的雜質(zhì)可以提高開關(guān)速度，但是引入的雜質(zhì)對光傳播有負面的影響。然而，由于RC時間常數(shù)乘積主要的影響是速度，其中電容(C)在正向偏置中由于在正向偏置下PN結(jié)耗盡區(qū)寬度的減小而變得很大。理論上，PN結(jié)的高速工作可以通過反向偏置達到，盡管這樣需要與CMOS工藝不兼容的大驅(qū)動電壓和長器件長度。
因此，對于基于電光效應(yīng)，可以在亞微米范圍應(yīng)用，同時具有低成本，低電流密度，低功耗，高調(diào)制深度，低電壓需求和高速調(diào)制的光調(diào)制器結(jié)構(gòu)的急迫需求仍然存在。

發(fā)明內(nèi)容
本發(fā)明對現(xiàn)有技術(shù)中仍然存在的需求進行了處理，其涉及一種硅基電光調(diào)制器，具體地說，涉及在SOI硅片上使用光波導(dǎo)約束幾何形狀的新型SISCAP設(shè)計形成電光調(diào)制器以提供低光損失的高速度工作。
根據(jù)本發(fā)明，形成了部分相互重疊的互補摻雜的硅區(qū)域(以下定義為“體”區(qū)域和“柵”區(qū)域)，兩者之間放置相對較薄的“柵”電介質(zhì)層(從而形成SISCAP結(jié)構(gòu))，其中摻雜柵區(qū)域/電介質(zhì)/摻雜體區(qū)域分層排列的關(guān)聯(lián)區(qū)域于是定義了在調(diào)制中自由載流子移動進入和離開每個摻雜區(qū)域的位置。詞語“相對較薄”，當(dāng)在描述體和/或柵區(qū)域的上下文中使用的時候，目的是定義小于0.5微米的厚度。在SOI結(jié)構(gòu)的薄(即亞微米)表面硅層中形成第一摻雜區(qū)域，使用傳統(tǒng)CMOS工藝形成覆蓋電介質(zhì)層和互補摻雜硅層，CMOS工藝能夠提供每個區(qū)域中需要的摻雜濃度分布。下面的體(或表面)硅層可以包括部分耗盡或者全部耗盡的CMOS元件，應(yīng)變硅，SixGe1-x，單晶硅或者其中任何組合。電介質(zhì)層的組成材料(或者由超過一種材料組成的超薄層)在器件被偏置作為體和柵之間的載流子輸運勢壘時提供進入和離開體和柵區(qū)域的有效的載流子輸運。例如，可以使用氧化鉿，氧氮化物，氧化鉍，氮化硅，二氧化硅，或者這些材料的多層組合。覆蓋的硅柵極可以包括，例如多晶硅；非晶硅；晶粒尺寸增大的、晶粒邊界鈍化的、晶粒對準的硅；應(yīng)變硅；SixGe1-x，基本單晶或者單晶的硅，或者這些形式的硅的組合(這些硅形態(tài)中的各種形態(tài)與載流子遷移率的提高和/或光損失的減小有關(guān)，下面將會討論)。然后以到硅化物區(qū)域的接觸形式的制作到每個摻雜的柵和體區(qū)域的電連接。需要調(diào)制的光信號耦合進入相對較薄的(摻雜的)表面光波導(dǎo)層，電調(diào)制信號加到電連接上，導(dǎo)致光信號在離開光波導(dǎo)層的時候得到相位調(diào)制。
本發(fā)明的一個優(yōu)點是可以控制硅層摻雜而提供有效自由載流子移動區(qū)域中的輕摻雜區(qū)域和接觸區(qū)域中的加重摻雜的區(qū)域。這樣，可以把串聯(lián)電阻最小化同時提供較低的光損失。通過為柵和體區(qū)域同時增加第二接觸可以進一步減小串聯(lián)電阻。而且，發(fā)明的SISCAP設(shè)計允許自由載流子分布大致與在柵電介質(zhì)的每一側(cè)同時積累，耗盡或者反型載流子的峰值(或接近峰值)光電場重疊。有利的是，可以通過CMOS工藝同時控制橫向和縱向的摻雜分布來提供這些以及其他的器件特性。例如，可以通過使用多次掩膜圖案形成和注入實現(xiàn)體區(qū)域和柵區(qū)域的橫向摻雜變化?？梢酝ㄟ^單次動態(tài)控制的注入工藝，不同摻雜濃度和/或注入能量的多次注入，和/或多層的硅淀積，其中每層摻雜濃度都不同，來控制體區(qū)域和柵區(qū)域的(一種形式，漸變的)縱向摻雜分布。
根據(jù)本發(fā)明，使用傳統(tǒng)的CMOS工藝和器件來形成亞微米尺度的電光調(diào)制器。由于調(diào)制器是基于電容結(jié)構(gòu)的，在靜態(tài)模式不會消耗功耗(也就是不需要功耗來保持邏輯態(tài))，從而與現(xiàn)有技術(shù)的器件配置相比表現(xiàn)出功耗消耗的顯著減小。
存在可以用來提供本發(fā)明的亞微米電光調(diào)制器不同SISCAP結(jié)構(gòu)和摻雜配置，多晶硅晶粒尺寸增大和多晶硅邊緣鈍化技術(shù)。期望本發(fā)明可以利用藝術(shù)級的CMOS工藝領(lǐng)域中獲得的進展。例如，本發(fā)明的教導(dǎo)對于例如在納米尺度的CMOS器件中使用的材料之類的可供選擇的電介質(zhì)柵材料是一致的。


現(xiàn)在參閱附圖，其中相同的數(shù)字代表幾個圖中相同的部件圖1示例說明了典型的現(xiàn)有技術(shù)硅基電光相位調(diào)制器；圖2-5以基本形式示例說明了可以用于形成根據(jù)本發(fā)明的電光調(diào)制器的各種重疊幾何形狀。
圖6包含本發(fā)明的電光調(diào)制器的簡圖，使用圖2中示例說明的幾何形狀，圖6的視圖特別地示例說明了結(jié)構(gòu)內(nèi)部光電場的位置；圖7(a)-(d)示例說明了圖2-5的幾何形狀分別對應(yīng)的光模/自由載流子重疊區(qū)域；圖8示例說明了根據(jù)本發(fā)明的電光調(diào)制器的第一實施例，圖8中的實施例使用了圖2所示的SISCAP幾何形狀；
圖9(a)-(e)是可以在本發(fā)明的電光調(diào)制器的“柵”和“體”部分使用的多個不同摻雜變化；圖10包含歸一化的曲線圖，說明了圖8的電光調(diào)制器中垂直光電場和柵電介質(zhì)位置的自由載流子濃度的重疊，圖10(a)-(c)分別說明了積累，耗盡和反型時的重疊；圖11包含歸一化的曲線圖，說明了圖8的電光調(diào)制器中橫向光電場和柵電介質(zhì)位置的自由載流子濃度的重疊，圖11(a)-(c)分別說明了積累，耗盡和反型時的重疊；圖12包含歸一化的曲線圖，說明了圖8的電光調(diào)制器中橫向光電場和體區(qū)域自由載流子濃度的重疊，圖12(a)-(c)分別說明了積累，耗盡和反型時的重疊；圖13示例說明了根據(jù)本發(fā)明的電光調(diào)制器的第二實施例，圖13中的實施例使用了圖3所示的SISCAP幾何形狀；圖14示例說明了圖13的第二實施例的變化，其中圖14所示的變化使用了注入摻雜控制的單個多晶硅柵層來形成相對較薄的p型和n型載流子約束區(qū)域；圖15示例說明了圖13的第二實施例的另一個變化，其中圖15示例說明的變化使用了圖14中所示的相對較薄的p型約束區(qū)域，同時在柵區(qū)使用兩層多晶硅結(jié)構(gòu)，其中第一層是一個相對較薄的n摻雜層來形成另一個薄約束區(qū)域；圖16示例說明了根據(jù)本發(fā)明的電光調(diào)制器的第三實施例，圖16中的實施例使用了圖4所示的SISCAP幾何形狀；圖17和18示例說明了根據(jù)本發(fā)明形成的電光調(diào)制器的第四實施例的可供選擇的配置，圖17和18的實施例使用了圖5所示的SISCAP幾何形狀；圖19和20包含的曲線圖示例說明了本發(fā)明的電光調(diào)制器的開關(guān)能力，圖19與積累情況相關(guān)，圖20與耗盡情況相關(guān)；圖21以簡化的形式示例說明了Mach-Zehnder干涉計的俯視圖，其可以通過使用一對根據(jù)本發(fā)明形成的硅基電光調(diào)制器；圖22(a)和(b)分別示例說明了圖21的干涉計的積累臂和耗盡臂的光學(xué)“0”和“1”的曲線圖；圖23是一個曲線圖，示例說明了本發(fā)明的電光調(diào)制器10Gb/s的性能，示例說明了電子和空穴的濃度差；圖24是一個曲線圖，示例說明了載流子遷移率對于本發(fā)明的電光調(diào)制器工作在數(shù)據(jù)率為10Gb/s時的性能影響；圖25是一個曲線圖，示例說明了輸入阻抗對于本發(fā)明的電光調(diào)制器工作在數(shù)據(jù)率為1Gb/s時的性能影響；圖26是一個曲線圖，示例說明了柵電介質(zhì)厚度對于本發(fā)明的電光調(diào)制器工作在數(shù)據(jù)率為1Gb/s時的性能影響；圖27是根據(jù)本發(fā)明形成的SISCAP電光調(diào)制器典型版圖配置的俯視圖；圖28是與圖27的版圖相關(guān)的最終器件結(jié)構(gòu)沿著圖27中的直線28-28的剖面?zhèn)纫晥D；圖29是可供選擇的版圖設(shè)計的簡化俯視圖，使用錐形多晶硅層來提高光耦合效率；圖30是本發(fā)明的SISCAP電光調(diào)制器中另一個有用的錐形多晶硅配置的簡化俯視圖；圖31和32分別包含本發(fā)明的SISCAP調(diào)制器可供選擇的使用小片幾何形狀的版圖的俯視圖和側(cè)視圖；圖33和34分別包含本發(fā)明的SISCAP調(diào)制器使用“寬柵”幾何形狀的另一種版圖的俯視圖和側(cè)視圖，這在不考慮光信號的橫向約束的情況下有用；圖35示例說明了根據(jù)本發(fā)明形成的電光調(diào)制器的典型并行陣列；以及圖36示例說明了根據(jù)本發(fā)明形成的電光調(diào)制器的典型串行陣列。
具體實施例方式
在描述本發(fā)明的硅基電光器件特定典型結(jié)構(gòu)之前，下列討論將列出本發(fā)明工作時所基于的硅中的調(diào)制機制。需要理解盡管示例說明的各種實施例與調(diào)制器結(jié)構(gòu)相關(guān)，本發(fā)明基于SISCAP的幾何形狀可以與任何利用下面所述的電光效應(yīng)(載流子移動)的硅基器件一起使用。
如同上面所提到的，由于純電光效應(yīng)在硅中不存在，或者非常微弱，只有自由載流子頻散和熱光效應(yīng)提供了調(diào)制的潛在機制。對于當(dāng)前感興趣的速度(Gb/s及以上)，只有自由載流子頻散是有效的，而本發(fā)明的配置基于的自由載流子頻散由經(jīng)典Drude模型的下列相關(guān)關(guān)系按照一階近似描述Δn=-e2λ28π2c2ϵ0n(ΔNeme+ΔNhmh)]]>Δk=-e3λ316π3c3ϵ0n(ΔNeme2μe+ΔNhmh2μh)]]>其中Δn和Δk分別定義了實部折射率和虛部折射率的變化，e為電子電荷，λ為光波長，ε0為真空介電常數(shù)，n為本征硅的折射率，m為有效質(zhì)量，μ為自由載流子遷移率，ΔN為自由載流子濃度變化。下標e和h分別表示電子和空穴的貢獻。已經(jīng)進行了硅中電光效應(yīng)的實驗評估，發(fā)現(xiàn)折射率作為自由電子和空穴濃度的函數(shù)而變化，對于大部分光通信系統(tǒng)中感興趣的波長(1330和1550nm)，很好符合Drude模型。出于理解諸如電光調(diào)制器之類器件的工作的目的，這些折射率變化的數(shù)值然后以自由載流子引起的相位移動(Δφ)和吸收系數(shù)的(Δα)變化的形式來分析，定義如下Δφ=(2πΔnLλ)]]>Δα=(4πΔkλ)]]>其中L是沿著電光調(diào)制器的光傳播方向的有效長度。為了當(dāng)前討論的目的，相位移動是較大的效應(yīng)，而下文討論的電光調(diào)制器可以基本上特征定義為相位調(diào)制器。
下面結(jié)合附圖一起進行描述，根據(jù)本發(fā)明的硅-絕緣體-硅電容結(jié)構(gòu)(SISCAP)使用了絕緣體上的硅(SOI)材料和工藝來實現(xiàn)基于自由載流子的電光相位調(diào)制器件。實際上，發(fā)明的器件是使用與目前使用的各種SOICMOS工藝中層厚度相兼容的SISCAP設(shè)計而創(chuàng)造的。對比現(xiàn)有技術(shù)中已經(jīng)實現(xiàn)的相對較大器件，例如圖1的現(xiàn)有技術(shù)PIN結(jié)構(gòu)，通過使用獨特的SISCAP結(jié)構(gòu)，減小了發(fā)明的調(diào)制器的器件尺寸，這將導(dǎo)致光波導(dǎo)內(nèi)光電場和被調(diào)制的載流子濃度之間重疊的增加。實際上，通過使用發(fā)明的SISCAP波導(dǎo)設(shè)計，通過使用波導(dǎo)核心和覆層之間的內(nèi)部有效指數(shù)從而減小與器件電極相關(guān)的損失，器件的光插入損失減小了。此外，下面將會描述SISCAP配置，通過使用允許RC時間常數(shù)相對所需要的數(shù)據(jù)率(例如，1Gb/s及以上，接近至少10Gb/s)保持一致的小的器件幾何形狀，能夠在硅中進行非常高速的調(diào)制。
現(xiàn)在參考附圖，圖2-5以基本形式示例說明了可以用于形成根據(jù)本發(fā)明的電光調(diào)制器的一系列典型SISCAP幾何形狀。需要理解這些各種各樣的幾何形狀目的僅僅是示例說明本發(fā)明各種特征的范例。認為最通常形式的任何SISCAP形式的器件結(jié)構(gòu)，包括在相對較薄的電介質(zhì)兩側(cè)放置互補摻雜硅區(qū)域，該互補摻雜硅區(qū)域用于提供自由載流子(電子和空穴)進入和離開每個區(qū)域的同時移動，是在本發(fā)明的范圍之內(nèi)。此外，下面將會詳細討論基于每個幾何形狀的特定電光器件的細節(jié)，其中僅僅是為了使讀者熟悉本發(fā)明的意圖而使用這些示例說明。進一步的，示例說明區(qū)域的拐角中的多個為“圓形的”，其中該圓形可以用于減小與邊緣效應(yīng)相關(guān)的光損失。該圓形可以通過使用我們于2003年3月28日提出同時處于審查狀態(tài)的臨時申請No.60/458,501中揭示的CMOS拐角圓化技術(shù)來實現(xiàn)。
圖2示例說明了本發(fā)明的第一典型結(jié)構(gòu)，其包括單晶硅區(qū)域10，如同下面所描述的，由SOI結(jié)構(gòu)相對較薄的(亞微米)光波導(dǎo)硅表面層形成。使用適當(dāng)摻雜(在該例子中為p型)在層10中形成調(diào)制器件的第一(體)區(qū)域。體區(qū)域10可以包括諸如部分耗盡或者全部耗盡的結(jié)構(gòu)，應(yīng)變硅，SixGe1-x，基本單晶的硅，單晶硅或者這些形式的硅中一個或者多個的任何多層組合。根據(jù)本發(fā)明，相反摻雜的(該例子中n型)相對較薄的(例如亞微米)硅區(qū)域12放置為與單晶硅區(qū)域10的一部分重合，認為該區(qū)域是“有源”器件區(qū)并由圖2-5中的引用數(shù)字16定義。硅區(qū)域12可以包含任何合適的硅形態(tài)，例如多晶硅，非晶硅，應(yīng)變層硅，晶粒尺寸增大的硅，晶粒邊界鈍化的硅，晶粒對準的硅，SixGe1-x，基本單晶的硅，單晶硅，或者上述任何組合。在某些情況下，從器件性能的角度來說優(yōu)選多晶硅，這是因為它與非晶硅相比表現(xiàn)出較高的電子/空穴遷移率和較低的光損失。另一方面，從工藝的角度優(yōu)選非晶硅，這是因為它與多晶硅淀積相比會得到較為均勻和平整的表面。硅注入到非晶硅中并接著進行退火可以增大非晶薄膜的晶粒尺寸。晶粒尺寸的進一步增加可以通過使用種子催化劑來達到，這可以使得晶粒尺寸接近單晶硅的結(jié)構(gòu)。實際上，存在幾種種子技術(shù)，包括橫向外延生長(ELO)和金屬誘發(fā)橫向結(jié)晶(MILC)。ELO實際上得到單晶結(jié)構(gòu)，具有形成在每個單晶層之間具備柵氧化層的多個單晶硅層的能力。ELO技術(shù)在大約970℃的溫度進行，這對于某些應(yīng)用來說可能過高。MILC技術(shù)可以用來形成寬度和長度的數(shù)量級都幾十微米尺度的多晶硅晶粒。MILC使用由覆蓋在非晶硅層上的電介質(zhì)層形成的開端來開始或“催化”工藝流程。然后把諸如鎳之類的金屬淀積在種子窗口上并且通過后面在氮氣環(huán)境中溫度大約560℃的20個小時退火進行橫向結(jié)晶。MILC工藝的結(jié)晶速率大約為4.3μm/小時。如果需要的話在去除鎳種子區(qū)域之后可以進行額外的退火來進一步增大晶粒尺寸?；旧险J為使用多晶硅相對非晶硅或任何其他上面提到的硅形態(tài)是為了本發(fā)明的目的可以考慮進行選擇的一個設(shè)計選擇。為方便起見，下面的討論可能有時以“多晶硅柵”來提及柵區(qū)域，需要理解這僅是示例性的而不應(yīng)該被認為是限制本發(fā)明的范圍。
回到參考圖2，放置電介質(zhì)區(qū)域14來包圍區(qū)域10和12，在硅區(qū)域10和12之間的有源器件區(qū)域16中形成“柵”電介質(zhì)18。周圍的電介質(zhì)區(qū)域14，如下所論述，起著相比有源區(qū)域表現(xiàn)出較低有效折射率的波導(dǎo)覆層區(qū)域的作用，周圍電介質(zhì)區(qū)域14這樣放置使得折射率遠離有源區(qū)域而減小以提供電光器件內(nèi)部基本的垂直和橫向光信號約束。相對較薄的柵電介質(zhì)18包含放置在本發(fā)明電容結(jié)構(gòu)的體和柵“極板”之間的電介質(zhì)材料。因此為了高速的性能，電介質(zhì)18應(yīng)該包含允許結(jié)構(gòu)相對快速地充/放電的材料?？梢允褂美缪趸x，氧氮化物，氧化鉍，氮化硅，氧化硅之類的材料，或者這些材料的組合。為了清楚的目的，在圖2的示例說明中只是用陰影表示了柵電介質(zhì)18(圖3-5中也是如此)。
如下面將要討論的，可以認為間隙部分18是用來促進有源區(qū)域16內(nèi)自由載流子根據(jù)發(fā)明的SISCAP結(jié)構(gòu)的調(diào)制特性進入和離開p摻雜的體10和n摻雜的柵12的運動的“柵電介質(zhì)”區(qū)域。重要的是，CMOS技術(shù)工藝公知的部件允許同時很好地控制有源區(qū)域16的寬度(定義為Wactive)和柵電介質(zhì)區(qū)域18的厚度(定義為tox)，從而提供與本發(fā)明的調(diào)制器相關(guān)的高速開關(guān)功能(例如，超過1Gb/s的開關(guān)速度)。在下文討論中的不同之處，區(qū)域18可以參考作為“柵電介質(zhì)”或者“柵氧化層”，需要理解“氧化層”僅僅是本發(fā)明的調(diào)制器器件中可以使用的電介質(zhì)的范例形式，而本發(fā)明的調(diào)制器器件中可供選擇的柵電介質(zhì)材料在現(xiàn)有技術(shù)中是已知的而且是被使用的，例如和納米尺度的CMOS工藝。
圖3示例說明了根據(jù)本發(fā)明可以使用的第二SISCAP幾何形狀。在該例子中，形成的n摻雜硅區(qū)域20(硅區(qū)域20包含上面討論的任何一種或多種硅形態(tài))與p摻雜單晶硅層10在同一平面上，放置區(qū)域20的臺階延伸區(qū)域來覆蓋層10的末端部分，從而形成如上的有源區(qū)域16。因此在優(yōu)選的制造工藝中，SOI硅片上部的硅層可以掩膜圖案成形并隨后摻雜來同時形成區(qū)域10和區(qū)域20。圖3的SISCAP幾何形狀還包括放置于層10和20的接觸部分之間的“柵氧化層”。圖4示例說明了根據(jù)本發(fā)明可以使用的另一個SISCAP幾何形狀，其中可以使用附加的電介質(zhì)層來增加附加的柵接觸和體接觸而不損害波導(dǎo)性能。在該例子中在單晶硅層10上面形成包括末端區(qū)域向下延伸形成有源區(qū)域16的n摻雜的硅區(qū)域22。柵氧化層18再一次被示例說明為包含在位于層10和區(qū)域22的接觸部分之間的有源區(qū)域16之內(nèi)。圖5的配置認為是對圖4的SISCAP結(jié)構(gòu)的變化，其中圖5實施例的柵區(qū)域24的形成表現(xiàn)出對稱的幾何形狀，具有可以使用到器件的柵和/或體區(qū)域的附加接觸區(qū)域(如圖所示)的能力。在圖2-5的每一個實施例中，層10可以認為是調(diào)制器器件的“體”區(qū)域而層12，20，22，或24可以認為是調(diào)制器器件的“柵”區(qū)域。
如同上面所提到的，本發(fā)明的SISCAP幾何形狀的一個重要方面，同時是相對于現(xiàn)有技術(shù)的主要改進是能夠使器件的相關(guān)光場和自由載流子移動區(qū)域之間的最佳重疊。圖6包含使用圖2的幾何形狀形成的簡化調(diào)制器配置，示例說明了在器件中照亮或進行導(dǎo)光的時候存在的光電場幅度輪廓線，這些輪廓線參考號“OE”來表示。在圖6中以雜亂圖像區(qū)域來表示的光電場和自由載流子移動區(qū)域之間的重疊是明顯的，而且認為其相對于例如圖1的PIN結(jié)構(gòu)的現(xiàn)有技術(shù)配置有了很大的提高。實際上，如同下面的不同附圖中示例說明的那樣，光電場和自由載流子移動區(qū)域之間的重疊在本發(fā)明的每個實施例中都是充分的。
圖7(a)-(d)的類似曲線圖的圖樣示例說明了每個上面所討論的范例SISCAP幾何形狀的光模/自由載流子重疊區(qū)域，其中圖7(a)對應(yīng)圖2中的結(jié)構(gòu)，圖7(b)對應(yīng)圖3中的結(jié)構(gòu)，圖7(c)對應(yīng)圖4中的結(jié)構(gòu)，圖7(d)對應(yīng)圖5中的結(jié)構(gòu)。如同所示，不管特定SISCAP調(diào)制器設(shè)計的幾何形狀如何，每個結(jié)構(gòu)展現(xiàn)出相同的約束區(qū)域。實際上，對于每個器件，nH2＞nH1，nH2＞nH3，nV2＞nV1，并且nV2＞nV3，這樣同時提供了橫向和垂直的光約束。從而，本發(fā)明的SISCAP幾何形狀導(dǎo)致了約束邊界保持一致。本發(fā)明的SISCAP結(jié)構(gòu)另一個優(yōu)點，如同上面所提到并且會在下面討論的那樣，是SISCAP結(jié)構(gòu)不會消耗任何直流功率(即器件會維持邏輯“0”或邏輯“1”，而只在轉(zhuǎn)變的過程中吸收功率)。現(xiàn)有技術(shù)的PIN結(jié)配置(例如圖1)在它的靜止狀態(tài)連續(xù)的吸收功率——在光通信系統(tǒng)中試圖保持低功耗的時候會出現(xiàn)問題。連續(xù)的功率吸收也會增加器件溫度，這抑制了所需要的自由載流子效應(yīng)。
根據(jù)對本發(fā)明各種方面的該基本理解，圖8示例說明了根據(jù)本發(fā)明形成的電光調(diào)制器器件30的第一實施例。需要理解存在不同的工藝技術(shù)可以用來形成所示的器件。本發(fā)明指出借助于展現(xiàn)出固有有效指數(shù)導(dǎo)向的SISCAP結(jié)構(gòu)來利用光電場和自由載流子區(qū)域的獨特重疊。因此，發(fā)明的結(jié)構(gòu)可以使用任何可接受的，產(chǎn)出不同器件元件，元件位置和可接受的工作所需的摻雜程度的工藝程序。在每個例子中，本發(fā)明的基礎(chǔ)在于利用SOI晶片，其中集成了調(diào)制器元件并在相對較薄的亞微米表面硅層上面形成SISCAP結(jié)構(gòu)，同時方便地利用了SOI結(jié)構(gòu)的埋氧(或電介質(zhì))層來保持載流子和光約束。參考圖8，調(diào)制器30的基本SOI結(jié)構(gòu)包括硅襯底32，埋氧(BOX)層34，相對較薄的亞微米表面硅層10，柵電介質(zhì)層18，相對較薄的多晶硅柵層12和覆蓋電介質(zhì)14，這些合在一起形成借助于BOX層34和電介質(zhì)層14的存在并同時在x和y方向具有光約束的硅光波導(dǎo)。如圖8所示，層36已經(jīng)通過工藝處理以致于僅僅放置在沿著BOX層34的表面部分38。為了本發(fā)明的目的，需要BOX層34包含超過0.2μm的厚度，從而減少沿著傳播信號通路的光損失。
看到圖8的調(diào)制器30的配置反映了上面根據(jù)圖2討論的特定SISCAP幾何形狀。這樣，圖8中把引用數(shù)字10，12，14，16和18作為與上面討論的相同器件區(qū)域關(guān)聯(lián)加以示例說明。圖8中所特別示例說明的是體區(qū)域10和柵區(qū)域12的相關(guān)摻雜程度。SOI結(jié)構(gòu)相對較薄的亞微米硅表面層10在適當(dāng)?shù)膮^(qū)域進行適當(dāng)?shù)膿诫s來滿足形成電光調(diào)制器30的體區(qū)域的工作要求。特別是，對體區(qū)域10的末端部分40進行了相當(dāng)重的摻雜(例如接近1019cm-3，在圖8中作為p+來顯示)，接著進行工藝處理來包括第一調(diào)制器/體接觸42。更可取地是，接觸42包含通過諸如鉭，鈷，鎳，鉬，鎢或鈦之類的金屬反應(yīng)進入p+區(qū)域40形成的硅化物區(qū)域。體區(qū)域10中與在其中支持光模并且發(fā)生載流子調(diào)制的有源區(qū)域關(guān)聯(lián)的部分44摻雜程度程度輕很多，在1017cm-3的數(shù)量級。如同上面所提到的，能夠使用傳統(tǒng)的CMOS工藝技術(shù)來同時形成p+部分40和p型部分44的能力用來同時提供低電阻接觸區(qū)域(即從有源區(qū)域16到并且包括硅化物接觸42和包括接觸電阻的串行阻抗)和注入電流相對低的(作為輕摻雜部分的效果)有效載流子移動區(qū)域。體區(qū)域10中與在其中支持光模的有源區(qū)域關(guān)聯(lián)的剩余部分36與p型部分44相比摻雜程度更輕，用于減小光損失。
以相似的方式，相對較薄硅柵區(qū)域12的摻雜包含相對重摻雜的外部部分48(n+接觸部分48)。與體接觸42一樣，柵接觸50優(yōu)選的形式是在n+接觸部分48的適當(dāng)區(qū)域形成的硅化物區(qū)域。接著對硅柵區(qū)域12的內(nèi)部部分進行輕摻雜來形成n型柵部分52，其中根據(jù)本發(fā)明，n型柵區(qū)域52被放置為覆蓋體區(qū)域10的輕摻雜p型體部分44并且由柵電介質(zhì)18隔開(這樣形成了SISCAP結(jié)構(gòu))。柵區(qū)域12中與在其中支持光模的有源區(qū)域關(guān)聯(lián)的剩余部分53與n型部分52相比摻雜程度更輕以減小光損失。埋氧層34和包圍的電介質(zhì)層14與區(qū)域10和12相比表現(xiàn)出較低的折射率，在波導(dǎo)結(jié)構(gòu)中起著提供光約束的作用。各種層的這種放置從而定義了載流子集中窗口，在圖8中由虛線示例說明為調(diào)制器30的有源區(qū)域16。本發(fā)明的調(diào)制器工作的一個重要方面和它以相對較小的器件長度提供1Gb/s以及更高工作的能力，是這個載流子集中窗口和光模之間如同上面所討論的重疊，也就是在有源區(qū)域16內(nèi)示例說明為區(qū)域A的載流子調(diào)制區(qū)域。
本發(fā)明另一個重要方面是認為需要理解和控制用于形成柵結(jié)構(gòu)的多晶硅的晶粒尺寸來提供最佳性能所需要的期望的載流子遷移率和摻雜濃度分布，特別是在接近10Gb/s的較高速度上。例如可以期望在雜質(zhì)的注入以后對非晶硅進行重新結(jié)晶來增加晶粒尺寸并增強最后的硅層中的雜質(zhì)分布。可以需要這種增強來同時得到認為是有利的遷移率和雜質(zhì)濃度。需要理解用于增加晶粒尺寸和改善器件性能的特定工藝是多個不同變量的主題，包括初始非晶硅厚度、元素“硅”的增強注入、退火條件等。此外，可以用晶體種子催化劑技術(shù)形成硅柵層以接近單晶結(jié)構(gòu)。這些參數(shù)對本領(lǐng)域普通技術(shù)人員是很好理解的，并可以進行修改來達到根據(jù)本發(fā)明的所需高速性能。
需要進一步理解上面討論的摻雜建議僅僅是范例性的，而且存在可以用于本發(fā)明的SISCAP電光調(diào)制器結(jié)構(gòu)的很多變化。實際上圖9示例說明了多個這種變化。具體地說，圖9(a)和(b)示例說明了如下面所詳細討論的用于體區(qū)域和柵區(qū)域的相反摻雜結(jié)構(gòu)(例如圖9(a)中的輕型p摻雜體區(qū)域和圖9(b)中輕型n摻雜體區(qū)域)。如圖9(c)所示例說明的可供選擇的實施例也可以提供根據(jù)本發(fā)明的調(diào)制功能，本發(fā)明在該例子中具有n摻雜的硅表面層/體區(qū)域和p摻雜的柵區(qū)域。如同在圖9(d)和(e)中所示例說明的那樣，只要保持所示的雜質(zhì)濃度差異，就可以把n型和p型雜質(zhì)一起注入到體區(qū)域10和柵區(qū)域12兩者之內(nèi)。在這些具體實施例中，可以用與圖9(a)-(c)的實施例所需電壓相比較低的電壓來產(chǎn)生反型層，要求溝道較小時間成為反型，這對于反型模式系統(tǒng)的應(yīng)用中器件的使用是有利的。然而由于反型溝道會減小或限制耗盡寬度，該補償摻雜對于需要在完全耗盡模式下工作的耗盡模式器件是不利的。無論如何，圖9(a)-(e)的每個具體實施例在使用單多晶硅層或多層多晶硅的配置下都可以使用。
圖10，11和12以歸一化參數(shù)的形式示例說明了圖8所示的本發(fā)明特定實施例所需的調(diào)制器特性所得到的重疊。重要的是峰值自由載流子濃度與峰值(或接近峰值)光電場的重疊減小了在器件內(nèi)達到全π(180°)相位移動所需的工作長度(沿著光傳播方向)，其中在本發(fā)明的一些具體實施例中，該減小得到低于2mm的工作長度。提供這種重疊的能力代表了藝術(shù)級的硅電光調(diào)制器領(lǐng)域中重大的進步。特別地，圖10中的一系列曲線示例說明了在圖10(a)-(c)中作為曲線OE顯示的垂直光電場和在三種工作模式下的自由載流子濃度之間的重疊。圖10(a)與“積累”工作模式(把相對n型的正電壓加到p型上)相關(guān)，其中的自由空穴濃度(以曲線H標注)顯示出在柵電介質(zhì)邊緣的最高位置并隨著p型部分44(在曲線圖的上部用箭頭標注)的延伸而降低。同樣地，在積累模式下自由電子濃度(以曲線E標注)在柵電介質(zhì)18邊緣最高位置并隨著n型部分52的延伸而降低。圖10(b)與“耗盡”工作模式(把相對n型的負電壓加到p型上)相關(guān)，所得到的自由載流子濃度變化如圖所示。在圖10(c)中示例說明了反型的情況(把相對n型的與耗盡模式相比更大的負電壓加到p型上)，顯示了自由空穴濃度沿著n型部分52直到接近電介質(zhì)18的邊緣為止都不存在，在該位置形成了空穴反型層來阻止n型區(qū)域52中電子進一步耗盡。在p型部分44可以觀察到自由電子濃度的相似行為。
圖11(a)，(b)和(c)示例說明了在n型部分52看到的“垂直”電光場(OE)和自由空穴濃度(H)和自由電子濃度(E)的重疊。與上面相同，曲線圖(a)是對于積累模式，曲線圖(b)是對于耗盡模式，曲線圖(c)是對于反型模式。每個曲線圖的中央定義為Wactive區(qū)域(區(qū)域16)在垂直方向的中間位置。區(qū)域16中的載流子濃度差別是顯著的，其中清楚地顯示了積累和耗盡之間載流子類型的變化。圖12(a)，(b)和(c)包含相似的沿著p型部分44的一段橫向測量的系列重疊曲線圖。
需要理解所有上述摻雜濃度差別和積累，耗盡或反型模式的性能差別可以等價的運用到任何可以用來形成根據(jù)本發(fā)明的電光調(diào)制器的特定SISCAP幾何形狀，這對于本領(lǐng)于普通技術(shù)人員來說是明顯的。
圖13示例說明了根據(jù)本發(fā)明形成的電光調(diào)制器的第二實施例。圖13所示的電光調(diào)制器60使用了上面所討論的與圖3相關(guān)的柵區(qū)域幾何形狀。特別地，調(diào)制器60包含相對較薄的n型柵區(qū)域20和相對較薄的p型體區(qū)域10，其中p形體區(qū)域10是通過注入諸如硼之類的雜質(zhì)形成區(qū)域36，40和44而形成的。區(qū)域42最好為諸如鉭，鈷，鎳，鉬，鎢或鈦之類金屬的硅化物。在適當(dāng)?shù)目涛g區(qū)域10之后形成柵電介質(zhì)18接著區(qū)域20放置為一層或多層并使用諸如磷，砷或銻之類的雜質(zhì)注入形成部分48，52和53。與接觸42一樣，接觸50也最好由硅化物形成。與圖8中的調(diào)制器30相似，圖13的調(diào)制器60包括相對各自對應(yīng)的p型部分44和n型部分52來說較輕摻雜(或者甚至不摻雜)的部分36和53，其中已經(jīng)發(fā)現(xiàn)這些較低摻雜區(qū)域的使用會減小光損失。BOX層34和電介質(zhì)層14和以前一樣提供SISCAP結(jié)構(gòu)約束導(dǎo)光所需的光邊界。圖13中還顯示了針對該結(jié)構(gòu)的光模以及有源區(qū)域載流子調(diào)制區(qū)域。
圖14和15示例說明了圖13的調(diào)制器60的特定SISCAP幾何形狀的變化，其中這些變化用于控制雜質(zhì)濃度分布的位置和垂直約束來把與雜質(zhì)特征相關(guān)的光損失降到最低以得到改善的性能。在圖14的實施例中，控制SOI結(jié)構(gòu)的單晶硅表面層36的摻雜來形成相對較薄的p摻雜載流子約束部分44’(與上面的部分44相比)?？梢允褂霉囊噪s質(zhì)注入能量，劑量，覆蓋層厚度，溫度等形式的工藝技術(shù)來形成用于p型約束區(qū)部分44’的這樣的薄層。P+部分40和以前一樣進行了重摻雜來提供到硅化物42的低阻抗接觸。在圖14的實施例中，柵區(qū)域20包含具有重摻雜接觸部分48和輕摻雜n型部分52的單層多晶硅。圖15示例說明了對圖14的實施例的一個變化，其中使用兩步多晶硅工藝來形成n型柵區(qū)域52。如所示，放置并摻雜相對較薄的第一多晶硅52-1。然后形成較低摻雜的(或梯度摻雜的)通常較厚的第二多晶硅層52-2來覆蓋n摻雜多晶硅層52-1。兩步多晶硅工藝能夠使多晶硅層內(nèi)更好的摻雜約束，提高了接近柵電介質(zhì)界面的雜質(zhì)濃度，并減小了穿透柵電介質(zhì)從而摻雜體區(qū)域的n型雜質(zhì)的數(shù)量。該兩步工藝在峰值光電場附近放置了較高摻雜濃度并減小了位于載流子調(diào)制區(qū)域之外的雜質(zhì)數(shù)量。這接著增加了調(diào)制幅度并減小了光損失。增加的調(diào)制幅度可以用于降低驅(qū)動電壓，或器件光通路長度，或兩者。減小通過柵電介質(zhì)的雜質(zhì)穿透消除了寄生PN結(jié)的形成并減少了在耗盡模式器件中可以形成反型層的可用電子源。
圖16示例說明了使用圖4的SISCAP結(jié)構(gòu)形成的，包括柵區(qū)域22的本發(fā)明的典型電光調(diào)制器70。本特定實施例的相關(guān)光模如圖所示，其中同時示例說明了載流子調(diào)制區(qū)域。圖17中示例說明了該配置的一個變化，其使用了圖5中的SISCAP結(jié)構(gòu)，具體地說，對稱柵區(qū)域24。柵結(jié)構(gòu)24的使用將光模也改變成對稱，與圖13中的實施例所示例說明的相似。參考圖17，對稱柵區(qū)域24的使用允許對一對柵電接觸50-1和50-2進行使用并放置在柵區(qū)域24的兩端。用相似的方式可以形成一對體電接觸42-1和42-2。如同上面所詳細討論并在圖9中概括的那樣，本發(fā)明的SISCAP結(jié)構(gòu)對于柵和體需要互補的硅區(qū)域。在圖17中所示的特定實施例中使用了n型體區(qū)域44-N和p型柵區(qū)域52-P。圖18示例說明了圖17的結(jié)構(gòu)的一個變化，其中除了相鄰的到p+重摻雜部分48-P的相鄰接觸之外，柵接觸50-1和50-2由電介質(zhì)14包圍。如前面所討論的所有實施例，有源器件區(qū)域16，其中在該區(qū)域內(nèi)載流子調(diào)制與光模式重疊，P型部分52-P和n型體部分44-N都使更輕地被摻雜?？傊?，如這些實施例的每個所見，光模式與載流子調(diào)制區(qū)域的重疊是顯著的，并且其結(jié)果實現(xiàn)了使用本發(fā)明發(fā)明的SISCAP指導(dǎo)配置的能力。
圖19和20示例說明了本發(fā)明的典型SISCAP電光調(diào)制器結(jié)構(gòu)的瞬態(tài)終端特性，其中圖19與積累情況相關(guān)而圖20與耗盡情況相關(guān)。參考圖19，加到體區(qū)域10上的電壓(例如通過硅化物接觸42)在接近1.7V處保持恒定。在該特定例子中，對位于0.3V和0.7V之間的柵電壓以1Gb/s的頻率進行調(diào)制，提供了作為自由載流子移動來對SISCAP器件進行充放電的結(jié)果的所示柵電流I。柵電流中的脈沖瞬態(tài)電流在-10mA和+10mA之間交替變化(隨著柵電壓的轉(zhuǎn)變)。需要理解等價的體轉(zhuǎn)變電流同時存在，但是為了簡化的目的沒有包含在這些曲線圖中。此外，如果需要和或期望，柵電壓可以跨越整個可用電源范圍并認為其在特定的CMOS工藝約束下保持一致。實際上，基于典型結(jié)構(gòu)的設(shè)計細節(jié)可以應(yīng)用并實現(xiàn)其他應(yīng)用電壓和對應(yīng)的電流，其中認為上面給出的數(shù)值僅僅是為了討論的目的的例子。如上所述，本發(fā)明的SISCAP配置需要的基本為零的直流功率和低驅(qū)動電壓并且基本不需要功率來保持給定的光態(tài)(這通過每個脈沖電流瞬變之后的衰減來看是明顯的)。圖20的耗盡情況是相似的，但是在柵接觸上需要較大的電壓擺幅(0.7到1.3V)，同時脈沖電流瞬變在+25mA和-25mA之間交替變化。實際上，很清楚耗盡下的穩(wěn)定時間明顯很小，說明在耗盡模式下甚至更高速的工作。這是與柵電介質(zhì)電容串聯(lián)的SISCAP耗盡電容的效果，從而減小了整體設(shè)計電容。進一步，如圖19和20所示，體電壓是固定值。然而，需要理解的是該電壓也可以是隨時間變化的應(yīng)用電壓。
本發(fā)明的SISCAP結(jié)構(gòu)的一個重要優(yōu)點是它在基于SOI的設(shè)計中提供高效電光調(diào)制器的能力，因此，產(chǎn)生了很多不同的系統(tǒng)應(yīng)用。例如在圖21中以簡化形式顯示的Mach-Zehnder干涉計，其可以通過使用公知的工藝技術(shù)在SOI結(jié)構(gòu)的表面硅層內(nèi)形成包括輸入光信號分光器81和輸出光信號分光器83的所需波導(dǎo)結(jié)構(gòu)80來形成?？晒┻x擇的是，MZI結(jié)構(gòu)可以通過使用柵區(qū)域，柵電介質(zhì)和體區(qū)域的結(jié)合體來形成，如果使用單晶硅(或基本單晶的硅)柵材料的情況下，在該結(jié)合體中支持光波導(dǎo)。參考圖21，根據(jù)本發(fā)明形成的典型MZI使用沿著干涉計的第一臂84(標注為耗盡臂)放置的第一調(diào)制器82和沿著干涉計的第二臂88(標注為積累臂)放置的第二調(diào)制器86。這對調(diào)制器82和86的有效設(shè)計布局在各自波導(dǎo)臂的“內(nèi)部”側(cè)上形成體接觸和柵接觸10-A(用于積累)和12-D(用于耗盡)，并在各自波導(dǎo)臂的外部側(cè)上形成柵接觸和體接觸12-A和10-D。以這種方式，于是第一調(diào)制器82會在耗盡模式起作用(服從上面與圖20聯(lián)系討論的自由載流子移動終端特性)而第二調(diào)制器86會在積累模式起作用(類似地服從上面與圖19聯(lián)系討論的自由載流子移動終端特性)。這樣，這對器件的形成可以構(gòu)成能夠高速工作的Mach-Zehnder干涉計。
盡管圖21中僅示例說明了單個Mach-Zehnder干涉計，需要理解本發(fā)明基于CMOS的SISCAP電光調(diào)制器構(gòu)造是可以在晶圓中的單個芯片上同時形成的多個這種干涉計，其中這種干涉計的陣列可以串行，并行或者以其他期望的配置連接。此外，本發(fā)明的MZI可以使用積累，耗盡和反型模式器件的任何組合，并且可以形成為對稱器件(相等臂長)或者不對稱器件(不相等臂長)。實際上，可以用每個臂的調(diào)制器中的不同摻雜濃度，或者輸入信號不相等的分光率來提供對稱工作的不對稱構(gòu)造和增加的消光系數(shù)(即調(diào)制深度)。進一步，MZI的每個臂可以包含超過一個的串形連接的獨立調(diào)制器(例如非對稱器件可以在一個臂中使用一對調(diào)制器而在另一個臂中使用單個調(diào)制器)。在多調(diào)制器配置的一個這種實施例中，可以把不同的電驅(qū)動信號加到這些器件中的獨立器件上。也可以通過使用入信號不相等的分光率和每個臂中不相等的雜質(zhì)濃度來提供非對稱配置。所有這些配置可以單獨或者組合使用，都被視為處于本發(fā)明的精神和范圍之內(nèi)。
圖22示例說明了圖21中的Mach-Zahnder干涉計一組典型光開關(guān)特性，其中圖22(a)中的特性示例說明了積累臂88的“光學(xué)0”和“光學(xué)1”特性而圖22(b)中的特性示例說明了耗盡臂84的“光學(xué)0”和“光學(xué)1”特性。盡管沒有顯示，而如同下面將會討論的那樣，加到兩個臂中任何一個的電接觸上以得到這些開關(guān)特性的AC交流電壓和DC直流電壓可以不需要相等。在每個例子中，顯示了沿著硅體10，柵電介質(zhì)18和柵區(qū)域12測量的施主(d)，受主(a)，電子(e)和空穴(h)濃度。
圖23是應(yīng)用到圖21的結(jié)構(gòu)上的10Gb/s的電驅(qū)動信號的MZI差分電子和空穴自由載流子濃度的調(diào)制曲線圖。通過從積累臂(“A”濃度)中減去耗盡臂(“D”濃度)來計算在圖中標注為A-D的MZI差分的載流子濃度。參考圖23，標號“E”代表電子，而“H”代表空穴。顯示的百分比代表柵中相對于單晶硅體數(shù)值的電子遷移率。所研究的特定MZI器件具有n型柵和p型體。當(dāng)然，也可以使用其它配置，其中多晶硅中的空穴遷移率是主要顧慮的。如同所示，峰值空穴自由載流子濃度低于峰值電子自由載流子濃度。因此，可以通過增加接近硅體/柵電介質(zhì)界面(對于p型體)的p型摻雜濃度來增加空穴濃度。如果n型摻雜保持常數(shù)，p型雜質(zhì)的該增加可以相對于電子濃度提高空穴濃度。以這種方式改變p型摻雜，可以使空穴濃度等于或者大于電子自由載流子濃度。相似地，p型雜質(zhì)濃度可以保持常數(shù)同時降低接近多晶硅柵/柵電介質(zhì)界面的n型摻雜。這將相對于峰值空穴濃度降低脈沖峰值自由電子濃度。通過改變注入能量，或劑量，或兩者可以實現(xiàn)摻雜濃度的調(diào)整。由于對于每種載流子類型的光相位移動或者衰減是不同的，調(diào)整電子空穴自由載流子相對濃度的能力是重要的。從而可以通過適當(dāng)?shù)卣{(diào)整電子和空穴相對濃度來優(yōu)化光脈沖性能。
此外，如同上面所討論的，可能需要處理柵硅層的物理性質(zhì)來提供接近10Gb/s的速度所需要的自由載流子遷移率。圖24包含示例說明柵區(qū)域載流子遷移率對于10Gb/s的器件性能的影響的曲線圖。這些曲線是對于范圍在19％到100％的遷移率百分比(如上所定義)來計算的。很清楚器件性能隨著柵硅遷移率的增加而增加。因此，可以使用諸如柵多晶硅層的再結(jié)晶的技術(shù)增強多晶硅的晶粒尺寸并改善載流子的遷移率。另外，可以使用晶體種子催化劑工藝技術(shù)形成硅柵區(qū)域來將載流子遷移率增加到接近單晶的數(shù)值。如同上面所提到的，也可以在非晶硅層中注入硅，接著進行退火，用來增強晶粒形成，從而改善自由載流子遷移率。可以使用鈍化晶粒邊界的工藝，例如氫退火來改善由于留下的晶例邊界引起的光損失。通常認為提供高速工作的能力將需要與上面所討論的雜質(zhì)限制技術(shù)一致的對柵硅的仔細控制。
另一個涉及本發(fā)明的SISCAP電光調(diào)制器高速性能的考慮是從調(diào)制器“看到”的驅(qū)動輸出阻抗。圖25的曲線圖示例說明了輸入阻抗對于1Gb/s工作的影響(每條曲線以相似的載流子遷移率數(shù)值62％生成)。這三條曲線與輸入阻抗值0.1，25和50Ω相關(guān)，其中第一阻抗數(shù)值與當(dāng)輸入信號驅(qū)動器集成到調(diào)制器的相同平臺上的時候調(diào)制器將看到的“芯片內(nèi)”數(shù)值相關(guān)。后面的兩個數(shù)值與用于提供到調(diào)制器的輸入電驅(qū)動信號的“芯片外”信號源的使用相關(guān)。對于50Ω源輸出給定峰值數(shù)值的降低和增加的上升/下降時間，很清楚需要考慮上面所討論的SISCAP調(diào)制器的各種其他特性(串聯(lián)電阻，雜質(zhì)濃度，遷移率，接觸布局，Wactive寬度等)來克服該降低。實際上，本發(fā)明的配置的一個優(yōu)點是可以使用CMOS電路技術(shù)來克服這些高速工作的各種限制。例如由于去除了調(diào)制器和驅(qū)動器之間的微波傳輸線，可以使用具有很低輸出阻抗的芯片內(nèi)驅(qū)動器來去除在25Ω或50Ω輸出阻抗的工作。這樣可以使用芯片內(nèi)驅(qū)動器來把驅(qū)動阻抗從25Ω或50Ω變換到低得多的數(shù)值，例如小于10Ω。
圖26包含的曲線圖示例說明了柵電介質(zhì)厚度(在多個圖中以“tox”引用)對于根據(jù)本發(fā)明的電光調(diào)制器性能的影響。再次地，測量的特性是典型MZI的“積累”臂和“耗盡”臂之間的載流子濃度差別，在測量中假定輸入阻抗為25Ω以及遷移率因子為100％。圖26中顯示的曲線是對于三種不同的柵電介質(zhì)厚度30，80，和200來計算的。為了本發(fā)明的目的，由于在整篇文章中使用了該術(shù)語，這些數(shù)值的每一個定義為“相對較薄”。如同所示，柵電介質(zhì)厚度的增加的結(jié)果是載流子濃度的顯著減小，但同時減小了光狀態(tài)“0”和“1”之間的轉(zhuǎn)變時間。與上面討論的各種其他修改一致，可以修改在給定條件下使用的柵電介質(zhì)厚度(以及下面討論的用來形成柵電介質(zhì)的材料)來滿足特定的系統(tǒng)需求和CMOS工藝技術(shù)兼容性。
可以采用形成本發(fā)明的SISCAP電光調(diào)制器所需要的各種器件區(qū)域布局，其中顯示了認為是有效的并得到期望的高速度工作的一組典型布局。圖27的俯視圖示例說明了典型結(jié)構(gòu)的區(qū)域的不同掩膜版圖層相互關(guān)系，其中圖28顯示了沿著圖27的直線28-28獲取的最終結(jié)構(gòu)的側(cè)視圖。使用一系列金屬接觸90(其可以包含一個或多個獨立金屬接點)來提供p型體硅化物接觸42和第一金屬層92(圖28中所示)之間的連接。然后可以使用多個通孔94來提供該第一金屬層92和覆蓋金屬層96的接觸。如圖所示，光信號λIN在圖27視圖的“底部”進入，其中該信號耦合進入有源區(qū)域16(見圖28)。通過第二金屬層96和第一金屬層92的電調(diào)制信號的運用將導(dǎo)致上面所討論的載流子在有源區(qū)域16的移動，導(dǎo)致λOUT得到相位調(diào)制以及較少程度的幅度調(diào)制。有利的是，使用公知的CMOS工藝技術(shù)來形成圖27和圖28中描繪的特定布局，允許例如S和W的各種尺寸。實際上，在知道相對較小的W減小SISCAP結(jié)構(gòu)RC時間常數(shù)中的電容值，而期望相對較大的W來減小光損失(即較大的模尺寸)的情況下，對有源區(qū)域16的寬度(W)進行選擇。很明顯，在每組中不能同時滿足光和電約束，而性能參數(shù)之間的折衷由特定的實施例自行決定。
已經(jīng)發(fā)現(xiàn)使用傳統(tǒng)CMOS工藝形成本發(fā)明的SISCAP電光調(diào)制器進一步的優(yōu)點是能夠定制不同層的拓撲和形狀來增強器件性能。例如如圖29和30所示，可以修改柵多晶硅層和硅體層的拓撲和形狀來改善進入和離開調(diào)制器本身的光耦合?；氐絽⒖忌厦嬗懻摰膱D27，柵多晶硅20的20-L側(cè)示例說明為在輸入光信號沿著體區(qū)域10傳播最初遇到調(diào)制器結(jié)構(gòu)的位置具有陡峭臺階。幾何形狀這樣突然的改變導(dǎo)致光信號的大部分將被反射并，因此不被耦合進入調(diào)制器的結(jié)構(gòu)。可以通過錐形柵多晶硅層克服該問題，例如圖29所示的多晶硅層21，其中已經(jīng)改良了柵多晶硅的拓撲和形狀來包括輸入錐形23和輸出錐形25(這些錐形可以或者是一維的或者是二維的)。
通過在光波導(dǎo)上面逐漸地引入多晶硅層的存在，光轉(zhuǎn)變區(qū)域內(nèi)的折射率變化(顯示為OTR)也會逐漸增加，直到多晶硅層的尺寸等于有源區(qū)域16的寬度。由進入光信號看到的有效折射率變化的仔細控制將顯著的減少在調(diào)制器的輸入處被反射的光信號的部分。通過逐漸減少光輸出信號看到的折射率變化，相似的漸減輸出錐形將會在光信號離開器件時減少光信號反射回到有源區(qū)域的數(shù)量。使用下面的斜硅錐形27來提供輸入光信號和有源區(qū)域內(nèi)的代表性波導(dǎo)區(qū)域之間的光模式匹配。如圖所示，錐形硅層27包括向內(nèi)錐形的輸入部分29從而進入的光信號將隨著它接近調(diào)制器逐步減少模尺寸，直到模尺寸與調(diào)制器的有源區(qū)域(即區(qū)域16)一致。以相似的方式，輸出硅錐形31功能是在調(diào)制器輸出增加模尺寸從而提供進入輸出光波導(dǎo)(沒有顯示)的提高的輸出耦合效率。OTR基本上沒有摻雜而這樣不會嚴重的影響器件速度。
盡管在圖29中示例說明為同時包括輸入錐形和輸出錐形，需要理解柵結(jié)構(gòu)和體結(jié)構(gòu)都可以包括僅僅包括一個這樣的錐形而且實際上可能存在只(例如)需要一個輸入錐形的應(yīng)用。此外可能存在只有柵區(qū)域是錐形或者硅區(qū)域是錐形的應(yīng)用。
圖30示例說明該錐形配置的變化，其中形成典型柵多晶硅層33來提供光信號的受控引入，消除了多晶硅層布局中的任何“拐角”，其中已知這些拐角會引起進入系統(tǒng)的反射。相似地形成下面的硅層35來把拐角的存在最小化，其中在圖30所示的配置中，圖案形成硅層35在覆蓋的多晶硅層33的相反方向形成角度。因此，作為附加的優(yōu)點，該特定布局配置降低了對于分別由層35和33，SOI和多晶硅組成的有源區(qū)域16(定義為Wactive)的單層最小線寬度的規(guī)則的約束。這一例子中的有源區(qū)域定義為硅層35最里面的邊緣37和多晶硅層33的最外面的邊緣39之間的距離。實際上，使用圖30的設(shè)計，使用在1.0μm數(shù)量級的設(shè)計規(guī)則可以形成寬度Wactive為0.35μm的有源區(qū)。此外，光模式匹配發(fā)生在圖30的特定布局中，甚至沒有下面的錐形硅層35。實際上光模式將在拐角41和43開始被調(diào)整尺寸，如圖所示，光信號模式的一側(cè)受到硅層35“上部”側(cè)的限制(拐角41)而另一側(cè)受到多晶硅層“下部”層33(拐角43)的限制。
圖31和32分別示例說明了可供選擇的(低速)布局配置的俯視圖和剖面圖。在該例子中，已經(jīng)圖案形成柵多晶硅層以表現(xiàn)出所示的“橫桿”結(jié)構(gòu)，包括一對用來提供柵12的硅化物50和電調(diào)制輸入信號之間電連接的一對多晶硅小片接觸120和122。圖32(a)的截面C-C示例說明了該“柵”接觸，特別顯示了柵硅化物50和多晶硅小片接觸120之間的特定接觸。通過如俯視圖(圖31)和截面B-B的視圖(圖32(b))顯示的多個獨立的金屬接觸124提供到體硅化物42的接觸。圖33和34示例說明了可供選擇的“寬柵”結(jié)構(gòu)，其中該布局可以在光束直徑小于有源區(qū)16寬度W的配置中使用，而且在水平方向不需要波導(dǎo)。在該例子中，圖案形成了所示的柵多晶硅層來提供到柵硅化物50的多個接觸126，以及到體硅化物42的多個獨立接觸128。
實際上，作為本發(fā)明進一步的應(yīng)用，需要理解相對簡單的CMOS工藝技術(shù)和用于形成發(fā)明的SISCAP電光器件結(jié)構(gòu)的版圖的使用允許在晶圓的單個芯片上同時制造這種器件的各種組合，由于每個器件受到以淀積，雜質(zhì)擴散特性等形式的相同工藝條件的影響，從而提供形成性能上幾乎沒有或沒有差異陣列或其他配置。圖35示例說明了可以通過使用多個本發(fā)明的SISCAP電光調(diào)制器形成的典型并行調(diào)制器陣列配置140，在該例子中，使用了圖31的小片布局。并行陣列140包括一組獨立調(diào)制器142-1，142-2，......，142-N，其中每個調(diào)制器可以接收圖35中工作在不同波長(顯示為λIN1，λIN2，......，λINn)的獨立光信號?？晒┻x擇的是每個調(diào)制器可以使用不同的電調(diào)制信號輸入而工作在相同波長，而作為這兩個配置一起的變化，也可以使用選擇的一組波長(小于n個)，每組使用不同的電信號。此外可以提供相同的電信號到所有的調(diào)制器，其中每一個工作在不同的波長。圖36顯示了可供選擇的串行陣列配置150，其中從調(diào)制器152-1的光信號輸出接著應(yīng)用到調(diào)制器152-2的輸入上并繼續(xù)，從調(diào)制器152-(N-1)的輸出作為到調(diào)制器152-N的輸入來應(yīng)用。認為可以這樣緊密地控制這種陣列的制造條件的能力是本發(fā)明的SISCAP電光器件的一個重大優(yōu)點。
權(quán)利要求
1.硅基電光器件，包括摻雜表現(xiàn)出第一導(dǎo)電性類型的相對較薄的硅體區(qū)域；摻雜表現(xiàn)出第二導(dǎo)電性類型的相對較薄的硅柵區(qū)域，硅柵區(qū)域放置為至少部分在硅體區(qū)域上來定義所述硅體區(qū)域和柵區(qū)域之間的接觸區(qū)域；放置在所述硅體區(qū)域和柵區(qū)域之間的接觸區(qū)域的相對較薄的電介質(zhì)層，所述硅體區(qū)域和柵區(qū)域與插入的相對較薄的電介質(zhì)層的結(jié)合定義了電光器件的有源區(qū)域；耦合到所述硅柵區(qū)域的第一電接觸；以及耦合到所述硅體區(qū)域的第二電接觸，其中基于加到第一和第二電接觸的電信號的應(yīng)用，在硅體和柵區(qū)域內(nèi)相對較薄的電介質(zhì)層兩側(cè)的自由載流子同時積累，耗盡或者反型，從而所述光信號的光電場與所述電光器件有源區(qū)域內(nèi)的自由載流子濃度調(diào)制區(qū)域基本重合。
2.如權(quán)利要求1所述的硅基電光器件，其中與所述硅柵區(qū)域和體區(qū)域的摻雜濃度和厚度以及電介質(zhì)層的厚度結(jié)合來控制硅柵區(qū)域?qū)τ诠梵w區(qū)域的相對放置，從而基于加到第一和第二電接觸的電信號的應(yīng)用，電介質(zhì)層附近自由載流子濃度調(diào)制峰值的位置基本與光電場峰值的位置一致。
3.如權(quán)利要求1所述的硅基電光器件，其中光電場的峰值位于從相對較薄電介質(zhì)層定義的硅柵區(qū)域總厚度的四分之一內(nèi)并且位于從所述相對較薄電介質(zhì)層定義的硅體區(qū)域總厚度的四分之一內(nèi)。
4.如權(quán)利要求3所述的硅基電光器件，其中光電場的峰值位于從相對較薄電介質(zhì)層定義的硅柵區(qū)域總厚度的八分之一內(nèi)并且位于從所述相對較薄電介質(zhì)層定義的硅體區(qū)域總厚度的八分之一內(nèi)。
5.如權(quán)利要求1所述的硅基電光器件，其中硅柵區(qū)域內(nèi)的光電場百分比大致等于硅體區(qū)域內(nèi)的光電場百分比。
6.如權(quán)利要求1所述的硅基電光器件，其中相對較薄硅柵區(qū)域定義為包括與有源區(qū)域相關(guān)的第一部分和與第一電接觸區(qū)域位置相關(guān)的第二部分。
7.如權(quán)利要求6所述的硅基電光器件，其中硅柵區(qū)域的第二部分包括放置在第一部分兩側(cè)的第一和第二獨立區(qū)域，具有放置在第一獨立區(qū)域內(nèi)的第一電接觸區(qū)域和放置在第二獨立區(qū)域內(nèi)的第三電接觸區(qū)域。
8.如權(quán)利要求6所述的硅基電光器件，其中與硅柵區(qū)域的第二部分相比更加輕地摻雜硅柵區(qū)域的第一部分以減小第一部分中的光損失，更加重地摻雜第二部分來提供有源區(qū)域和第一電接觸區(qū)域之間相對較低的串聯(lián)電阻。
9.如權(quán)利要求8所述的硅基電光器件，其中相對較低的串聯(lián)電阻允許在具有相對較低輸出驅(qū)動阻抗的電信號源的驅(qū)動下高速工作。
10.如權(quán)利要求8所述的硅基電光器件，其中硅柵區(qū)域表現(xiàn)出從第一部分到第二部分漸變的摻雜濃度增加。
11.如權(quán)利要求6所述的硅基電光器件，其中硅柵區(qū)域展現(xiàn)出放置在第一部分上面的第三部分，與第一部分相比更加輕地摻雜第三部分以減小有源部分中的光損失。
12.如權(quán)利要求11所述的硅基電光器件，其中硅柵區(qū)域表現(xiàn)出從第一部分到第三部分漸變的摻雜濃度減小。
13.如權(quán)利要求6所述的硅基電光器件，其中硅柵區(qū)域第一部分表現(xiàn)出數(shù)量級為1017cm-3的摻雜濃度而硅柵區(qū)域第二部分表現(xiàn)出數(shù)量級為1019cm-3的摻雜濃度。
14.如權(quán)利要求1所述的硅基電光器件，其中控制相對較薄硅柵區(qū)域的厚度來使電光場的峰值保持在大致處于相對較薄電介質(zhì)層的位置。
15.如權(quán)利要求1所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含的厚度小于0.5μm。
16.如權(quán)利要求15所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含的厚度小于0.2μm。
17.如權(quán)利要求1所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含從下面的組中選擇的一種或多種硅形態(tài)多晶硅，非晶硅，晶粒尺寸增大的多晶硅，晶粒邊界鈍化的多晶硅，晶粒對準的多晶硅，應(yīng)變硅，基本單晶的硅，SixGe1-x，和單晶硅。
18.如權(quán)利要求17所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含從同一組中選擇的一種硅形態(tài)的單個層。
19.如權(quán)利要求17所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含從同一組中選擇的一種或多種硅形態(tài)的多個硅層。
20.如權(quán)利要求17所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含多晶硅。
21.如權(quán)利要求20所述的硅基電光器件，其中多晶硅包含晶粒尺寸增大的多晶硅。
22.如權(quán)利要求21所述的硅基電光器件，其中晶粒尺寸增大的多晶硅是通過使用種子催化劑技術(shù)形成的。
23.如權(quán)利要求21所述的硅基電光器件，其中晶粒尺寸增大的多晶硅是通過使用硅注入和退火工藝形成的。
24.如權(quán)利要求20所述的硅基電光器件，其中多晶硅包含晶粒邊界鈍化的多晶硅。
25.如權(quán)利要求24所述的硅基電光器件，其中晶粒邊界鈍化的多晶硅是通過使用氫退火工藝形成的。
26.如權(quán)利要求20所述的硅基電光器件，其中多晶硅包含晶粒對準的多晶硅。
27.如權(quán)利要求17所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含非晶硅。
28.如權(quán)利要求17所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含應(yīng)變硅。
29.如權(quán)利要求17所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含基本單晶的硅。
30.如權(quán)利要求17所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含SixGe1-x。
31.如權(quán)利要求17所述的硅基電光器件，其中相對較薄硅柵區(qū)域包含單晶硅。
32.如權(quán)利要求6所述的硅基電光器件，其中第一電接觸區(qū)域包含在硅柵區(qū)域的第二部分之內(nèi)形成的硅化物。
33.如權(quán)利要求32所述的硅基電光器件，其中硅化物從下面的組中選擇鉭硅化物，鈷硅化物，鈦硅化物，鉬硅化物，鎢硅化物和鎳硅化物。
34.如權(quán)利要求6所述的硅基電光器件，其中第一電接觸區(qū)域包含在沿著硅柵區(qū)域第二部分的不同位置放置的多個獨立接觸區(qū)域，使得在減小光損失的同時提供低串聯(lián)阻抗。
35.如權(quán)利要求7所述的硅基電光器件，其中第一和第三電接觸區(qū)域中的每個包含在硅柵區(qū)域的第二部分的第一和第二區(qū)域內(nèi)形成的硅化物。
36.如權(quán)利要求35所述的硅基電光器件，其中的硅化物從下面的組中選擇鉭硅化物，鈷硅化物，鈦硅化物，鉬硅化物，鎢硅化物和鎳硅化物。
37.如權(quán)利要求36所述的硅基電光器件，其中的硅化物是鈦硅化物。
38.如權(quán)利要求7所述的硅基電光器件，其中第一電接觸區(qū)域和第三電接觸區(qū)域每個包含在分別沿著硅柵區(qū)域第二部分的第一區(qū)域和第二區(qū)域的不同位置放置的多個獨立接觸區(qū)域，使得在減小光損失的同時提供低串聯(lián)阻抗。
39.如權(quán)利要求1所述的硅基電光器件，其中硅柵區(qū)域在有源器件區(qū)域內(nèi)表現(xiàn)出一個或多個圓化的拐角邊緣來減小光信號損失。
40.如權(quán)利要求1所述的硅基電光器件，其中相對較薄硅體區(qū)域定義為包括與有源區(qū)域相關(guān)的第一部分和與第二電接觸區(qū)域位置相關(guān)的第二部分。
41.如權(quán)利要求40所述的硅基電光器件，其中硅體區(qū)域的第二部分包括放置在第一部分兩側(cè)的第一和第二獨立區(qū)域，具有放置在第一獨立區(qū)域內(nèi)的第二電接觸區(qū)域和放置在第二獨立區(qū)域內(nèi)的第四電接觸區(qū)域。
42.如權(quán)利要求40所述的硅基電光器件，其中與硅體區(qū)域的第二部分相比更加輕地摻雜硅體區(qū)域的第一部分以減小第一部分中的光損失，更加重的摻雜第二部分來提供在有源區(qū)域和第二電接觸區(qū)域之間相對較低的串聯(lián)電阻。
43.如權(quán)利要求42所述的硅基電光器件，其中相對較低的串聯(lián)電阻允許在具有相對較低輸出驅(qū)動阻抗的電信號源的驅(qū)動下較高速的工作。
44.如權(quán)利要求42所述的硅基電光器件，其中硅體區(qū)域表現(xiàn)出從第一部分到第二部分漸變的摻雜濃度增加。
45.如權(quán)利要求40所述的硅基電光器件，其中硅體區(qū)域表現(xiàn)出放置在第一部分下面的第三部分，與第一部分相比更加輕地摻雜第三部分以減小有源區(qū)域中的光損失。
46.如權(quán)利要求45所述的硅基電光器件，其中硅柵區(qū)域表現(xiàn)出從第一部分到第三部分漸變的摻雜濃度減小。
47.如權(quán)利要求40所述的硅基電光器件，其中硅體區(qū)域第一部分表現(xiàn)出數(shù)量級為1017cm-3的摻雜濃度并且硅體區(qū)域第二部分表現(xiàn)出數(shù)量級為1019cm-3的摻雜濃度。
48.如權(quán)利要求1所述的硅基電光器件，其中控制相對較薄硅體區(qū)域的厚度來使電光場的峰值保持在大致處于相對較薄電介質(zhì)層的位置。
49.如權(quán)利要求1所述的硅基電光器件，其中相對較薄硅體區(qū)域包含的厚度小于0.5μm。
50.如權(quán)利要求49所述的硅基電光器件，其中相對較薄硅體區(qū)域包含的厚度小于0.2μm。
51.如權(quán)利要求1所述的硅基電光器件，其中相對較薄硅體區(qū)域包含從下面的組中選擇的一種或多種硅形態(tài)部分耗盡的硅，完全耗盡的硅，應(yīng)變硅，基本單晶的硅，SixGe1-x，和單晶硅。
52.如權(quán)利要求51所述的硅基電光器件，其中相對較薄硅體區(qū)域包含從同一組中選擇的一種硅形態(tài)的單個層。
53.如權(quán)利要求51所述的硅基電光器件，其中相對較薄硅體區(qū)域包含從同一組中選擇的一種或多種硅形態(tài)的多個層。
54.如權(quán)利要求51所述的硅基電光器件，其中相對較薄硅體區(qū)域包含部分耗盡的硅。
55.如權(quán)利要求51所述的硅基電光器件，其中相對較薄硅體區(qū)域包含全部耗盡的硅。
56.如權(quán)利要求51所述的硅基電光器件，其中相對較薄硅體區(qū)域包含應(yīng)變硅。
57.如權(quán)利要求51所述的硅基電光器件，其中相對較薄硅體區(qū)域包含基本單晶的硅。
58.如權(quán)利要求51所述的硅基電光器件，其中相對較薄硅體區(qū)域包含SixGe1-x。
59.如權(quán)利要求51所述的硅基電光器件，其中相對較薄硅體區(qū)域包含單晶硅。
60.如權(quán)利要求40所述的硅基電光器件，其中第二電接觸區(qū)域包含在硅體區(qū)域的第二部分之內(nèi)形成的硅化物。
61.如權(quán)利要求60所述的硅基電光器件，其中硅化物從下面的組中選擇鉭硅化物，鈷硅化物，鈦硅化物，鉬硅化物，鎢硅化物和鎳硅化物。
62.如權(quán)利要求40所述的硅基電光器件，其中第二電接觸區(qū)域包含在沿著硅體區(qū)域第二部分的不同位置放置的多個獨立接觸區(qū)域，使得在減小光損失的同時提供低串聯(lián)阻抗。
63.如權(quán)利要求41所述的硅基電光器件，其中第二和第四電接觸區(qū)域每個包含在硅體區(qū)域的第二部分的第一和第二區(qū)域內(nèi)形成的硅化物。
64.如權(quán)利要求63所述的硅基電光器件，其中的硅化物從下面的組中選擇鉭硅化物，鈷硅化物，鈦硅化物，鉬硅化物，鎢硅化物和鎳硅化物。
65.如權(quán)利要求41所述的硅基電光器件，其中第二電接觸區(qū)域和第四電接觸區(qū)域中的每個包含在分別沿著硅柵區(qū)域第二部分的第一區(qū)域和第二區(qū)域的不同位置放置的多個獨立接觸區(qū)域，使得在減小光損失的同時提供低串聯(lián)阻抗。
66.如權(quán)利要求1所述的硅基電光器件，其中硅體區(qū)域在有源器件區(qū)域內(nèi)表現(xiàn)出一個或多個圓化的拐角邊緣來減小光信號損失。
67.如權(quán)利要求1所述的硅基電光器件，其中硅體區(qū)域表現(xiàn)出p型導(dǎo)電性并且硅柵區(qū)域表現(xiàn)出n型導(dǎo)電性。
68.如權(quán)利要求1所述的硅基電光器件，其中硅體區(qū)域表現(xiàn)出n型導(dǎo)電性并且硅柵區(qū)域表現(xiàn)出p型導(dǎo)電性。
69.如權(quán)利要求1所述的硅基電光器件，其中硅體區(qū)域同時表現(xiàn)出n型和p型導(dǎo)電性，其中電子濃度大于空穴濃度，并且硅柵區(qū)域表現(xiàn)出n型和p型導(dǎo)電性，其中空穴濃度大于電子濃度，濃度差在應(yīng)用電信號時足夠提供自由載流子移動。
70.如權(quán)利要求1所述的硅基電光器件，其中硅體區(qū)域同時表現(xiàn)出n型和p型導(dǎo)電性，其中空穴濃度大于電子濃度，并且硅柵區(qū)域表現(xiàn)出n型和p型導(dǎo)電性，其中電子濃度大于空穴濃度，濃度差在應(yīng)用電信號時足夠提供自由載流子移動。
71.如權(quán)利要求1所述的硅基電光器件，其中相對較薄電介質(zhì)層包含表現(xiàn)出在所述相對較薄電介質(zhì)層的兩側(cè)的硅柵和硅體區(qū)域內(nèi)自由載流子快速充電和放電的材料。
72.如權(quán)利要求71所述的硅基電光器件，其中相對較薄電介質(zhì)層包含一種材料形成的單個層。
73.如權(quán)利要求71所述的硅基電光器件，其中相對較薄電介質(zhì)層包含至少包含一種材料的多個子層。
74.如權(quán)利要求71所述的硅基電光器件，其中的電介質(zhì)從下面的組中選擇二氧化硅，氮化硅，氧氮化物，氧化鉍，氧化鉿和其中的任何組合。
75.如權(quán)利要求71所述的硅基電光器件，其中相對較薄電介質(zhì)層包括的厚度不高于1000。
76.如權(quán)利要求75所述的硅基電光器件，其中相對較薄電介質(zhì)層包括的厚度不高于200。
77.如權(quán)利要求1所述的硅基電光器件，其中器件進一步包括表現(xiàn)出與有源區(qū)相比較低的有效折射率的周圍區(qū)域，這樣放置周圍區(qū)域從而有效折射率離開有源區(qū)而減小以在電光器件內(nèi)提供基本的垂直和橫向光信號約束。
78.如權(quán)利要求77所述的硅基電光器件，其中周圍區(qū)域包含從下面的組中選擇的一種或多種材料二氧化硅，氮化硅，或硅。
79.如權(quán)利要求1所述的硅基電光器件，其中器件包括電光相位調(diào)制器，具有加到第一和第二電接觸上的電調(diào)制信號，調(diào)制器在工作中吸收的直流功耗基本為零。
80.如權(quán)利要求79所述的硅基電光器件，其中器件是低功耗器件，在工作中吸收的直流功耗基本為零并且基本上只在光“1”和光“0”相位條件之間轉(zhuǎn)換的時候吸收交流功耗。
81.如權(quán)利要求79所述的硅基電光器件，其中器件定義為低電壓器件，以數(shù)值低于或等于集成CMOS晶體管技術(shù)相容電源電壓的電調(diào)制信號輸入電壓來工作。
82.如權(quán)利要求79所述的硅基電光器件，其中器件定義為低功耗器件，以數(shù)值低于2V的電調(diào)制信號輸入電壓來工作。
83.如權(quán)利要求79所述的硅基電光器件，其中器件包含的沿著光傳播方向的有源長度不高于2毫米。
84.如權(quán)利要求1所述的硅基電光器件，其中器件包含多個電光相位調(diào)制器，具有至少一個電調(diào)制信號作為輸入施加到第一和第二電接觸中至少一個上。
85.如權(quán)利要求84所述的硅基電光器件，其中所述多個電光相位調(diào)制器包括電光相位調(diào)制器的并行陣列。
86.如權(quán)利要求84所述的硅基電光器件，其中所述多個電光相位調(diào)制器包括電光相位調(diào)制器的串行連接。
87.如權(quán)利要求1所述的硅基電光器件，其中電光器作為包括硅襯底，埋電介質(zhì)層和相對較薄表面硅層的絕緣體上的硅(SOI)配置的一部分來形成，其中所述電光器件的硅體區(qū)域在相對較薄表面硅層中形成。
88.如權(quán)利要求87所述的硅基電光器件，其中埋電介質(zhì)層包含具有低于硅的折射率的材料并提供在SOI表面硅層中形成的相對較薄硅體區(qū)域內(nèi)的光約束。
89.如權(quán)利要求87所述的硅基電光器件，其中埋電介質(zhì)層包含與達到相當(dāng)?shù)偷墓鈸p失相關(guān)的厚度。
90.如權(quán)利要求89所述的硅基電光器件，其中埋電介質(zhì)層包含的厚度至少為0.2μm。
91.如權(quán)利要求87所述的硅基電光器件，其中相對較薄表面硅層包含的厚度不高于于0.5μm。
92.如權(quán)利要求91所述的硅基電光器件，其中相對較薄表面硅層包含的厚度不高于0.2μm。
93.如權(quán)利要求1所述的硅基電光器件，其中硅柵區(qū)域包括一形狀，該形狀包含沿著光信號耦合進入有源區(qū)域的器件的部分輸入漸增的錐形，該輸入錐形用于使電光器件輸入處的光信號反射最小化。
94.如權(quán)利要求93所述的硅基電光器件，其中輸入漸增的錐形基本未摻雜。
95.如權(quán)利要求93所述的硅基電光器件，其中輸入錐形是在光信號傳播方向相同方向上的一維錐形。
96.如權(quán)利要求93所述的硅基電光器件，其中輸入錐形是包含在光信號傳播方向相同方向上的第一維度錐形和在光信號傳播方向垂直方向上的第二維度錐形的二維錐形。
97.如權(quán)利要求93所述的硅基電光器件，其中器件進一步包括具有角度的體硅區(qū)域，其這種形狀使得具有角度的體硅區(qū)域和錐形硅柵區(qū)域之間的重疊減小了拐角反射并在電光器件的輸入處提供光模匹配。
98.如權(quán)利要求97所述的硅基電光器件，其中具有角度的硅體區(qū)域圖案形成為角度與硅柵區(qū)域的輸入和輸出錐形相反從而使用體區(qū)域和柵區(qū)域的相反方向之間的重疊來控制和定義有源器件區(qū)域的寬度。
99.如權(quán)利要求1所述的硅基電光器件，其中硅柵區(qū)域包括一形狀，該形狀包含沿著光信號耦合離開有源區(qū)域的器件的部分輸出漸減的錐形，該輸出錐形用于使電光器件輸出處的光信號反射最小化。
100.如權(quán)利要求99所述的硅基電光器件，其中輸出漸減錐形基本未摻雜。
101.如權(quán)利要求99所述的硅基電光器件，其中輸出錐形是在光信號傳播方向相同方向上的一維錐形。
102.如權(quán)利要求99所述的硅基電光器件，其中輸出錐形是包含在光信號傳播方向相同方向上的第一維度錐形和在光信號傳播方向垂直方向上的第二維度錐形的二維錐形。
103.如權(quán)利要求99所述的硅基電光器件，其中器件進一步包括具有角度的硅體區(qū)域，具有角度的硅體區(qū)域所具有的這種形狀使得具有角度的硅體區(qū)域和錐形硅柵區(qū)域之間的重疊減小了拐角反射并在電光器件的輸出處提供光模匹配。
104.如權(quán)利要求103所述的硅基電光器件，其中具有角度的體硅區(qū)域圖案形成為角度與硅柵區(qū)域的輸入和輸出錐形相反從而使用體區(qū)域和柵區(qū)域的相反方向之間的重疊來控制和定義有源器件區(qū)域的寬度。
105.如權(quán)利要求104所述的硅基電光器件，其中所述重疊可以定義為包含低于用來形成電光器件的單層最小設(shè)計寬度規(guī)則的寬度。
106.如權(quán)利要求1所述的硅基電光器件，其中硅體區(qū)域包括一形狀，該形狀包含沿著光信號耦合進入有源區(qū)域的器件的部分輸入漸減的錐形，用于提供光模匹配進入電光器件。
107.如權(quán)利要求106所述的硅基電光器件，其中輸入漸減的錐形基本未摻雜。
108.如權(quán)利要求106所述的硅基電光器件，其中輸入錐形是在光信號傳播方向相同方向上的一維錐形。
109.如權(quán)利要求1所述的硅基電光器件，其中硅體區(qū)域包括一形狀，該形狀包含沿著光信號耦合離開有源區(qū)域的器件的部分輸出漸增的錐形，用于提供光模匹配離開電光器件。
110.如權(quán)利要求109所述的硅基電光器件，其中輸出漸增的錐形基本未摻雜。
111.如權(quán)利要求109所述的硅基電光器件，其中輸出錐形是在光信號傳播方向相同方向上的一維錐形。
112.如權(quán)利要求7所述的硅基電光器件，其中硅體區(qū)域圖案形成為包括放置為基本覆蓋有源器件區(qū)域的中央縱向延伸，和放置為與所述中央延伸成直角的至少兩個接觸臂，每個接觸臂提供到第二柵部分的第一和第二區(qū)域內(nèi)的第一和第三電接觸區(qū)域的電接觸。
113.如權(quán)利要求7所述的硅基電光器件，其中硅柵區(qū)域圖案形成為包括放置為覆蓋延伸超過有源器件區(qū)域的器件延伸中央部分的相對較寬的縱向延伸，硅柵區(qū)域進一步圖案形成為形成到第二柵部分的第一和第二區(qū)域內(nèi)的第一和第三電接觸區(qū)域的多個接觸以及用于將到第二體部分的第一和第二區(qū)域內(nèi)的第二和第四電接觸區(qū)域的多個接觸暴露的多個開口。
114.Mach-Zehnder干涉計，包括定義為包含同時光學(xué)地耦合到第一臂和第二臂上的輸入波導(dǎo)部分的輸入光波導(dǎo)分光器，所述第一和第二臂并行放置；以及定義為包含光學(xué)地耦合到輸入光波導(dǎo)分光器第一和第二臂上的光波導(dǎo)組合器，其中第一臂包含第一電光相位調(diào)制器，該調(diào)制器包括摻雜表現(xiàn)出第一導(dǎo)電性類型的相對較薄的硅體區(qū)域；摻雜表現(xiàn)出第二導(dǎo)電性類型的相對較薄的硅柵區(qū)域，硅柵區(qū)域放置為至少部分在硅體區(qū)域上來定義所述硅體區(qū)域和柵區(qū)域之間的接觸區(qū)域；放置在所述硅體區(qū)域和柵區(qū)域之間的接觸區(qū)域的相對較薄的電介質(zhì)層，所述硅體區(qū)域和柵區(qū)域與插入的相對較薄的電介質(zhì)層的結(jié)合定義了電光器件的有源區(qū)域；耦合到所述硅柵區(qū)域的第一電接觸；以及耦合到所述硅體區(qū)域的第二電接觸，其中基于加到第一和第二電接觸的電信號的應(yīng)用，在硅體和柵區(qū)域內(nèi)相對較薄的電介質(zhì)層兩側(cè)的自由載流子同時積累，耗盡或者反型，從而所述光信號的光電場與所述第一電光相位調(diào)制器件有源區(qū)域內(nèi)的自由載流子濃度調(diào)制區(qū)域基本重合。
115.如權(quán)利要求114所述Mach-Zehnder干涉計，其中干涉計進一步包括沿著第二臂放置的第二電光調(diào)制器，該第二電光調(diào)制器包括摻雜表現(xiàn)出第一導(dǎo)電性類型的相對較薄的硅體區(qū)域；摻雜表現(xiàn)出第二導(dǎo)電性類型的相對較薄的硅柵區(qū)域，硅柵區(qū)域放置為至少部分在硅體區(qū)域上來定義所述硅體區(qū)域和柵區(qū)域之間的接觸區(qū)域；放置在所述硅體區(qū)域和柵區(qū)域之間的接觸區(qū)域的相對較薄的電介質(zhì)層，所述硅體區(qū)域和柵區(qū)域與插入的相對較薄的電介質(zhì)層的結(jié)合定義了電光器件的有源區(qū)域；耦合到所述硅柵區(qū)域的第一電接觸；以及耦合到所述硅體區(qū)域的第二電接觸，其中基于加到第一和第二電接觸的電信號的應(yīng)用，在硅體和柵區(qū)域內(nèi)相對較薄的電介質(zhì)層兩側(cè)的自由載流子同時積累，耗盡或者反型，從而所述光信號的光電場與所述第二電光調(diào)制器有源區(qū)域內(nèi)的自由載流子濃度調(diào)制區(qū)域基本重合。
116.如權(quán)利要求114所述Mach-Zehnder干涉計，其中在用于形成體區(qū)域的相對較薄硅層中形成輸入和輸出光波導(dǎo)。
117.如權(quán)利要求114所述Mach-Zehnder干涉計，其中相對較薄硅柵區(qū)域包含能夠支持光傳播的硅形態(tài)并且在所述相對較薄硅柵層的至少一部分中形成輸入和輸出光波導(dǎo)。
118.如權(quán)利要求114所述Mach-Zehnder干涉計，其中通過硅柵區(qū)域，相對較薄柵電介質(zhì)層和硅體區(qū)域由有源器件區(qū)域定義的結(jié)合來形成輸入和輸出光波導(dǎo)。
119.如權(quán)利要求115所述Mach-Zehnder干涉計，其中第一臂工作在耗盡模式并且第二臂工作在積累模式。
120.如權(quán)利要求115所述Mach-Zehnder干涉計，其中第一臂工作在積累模式并且第二臂工作在耗盡模式。
121.如權(quán)利要求115所述Mach-Zehnder干涉計，其中第一臂和第二臂都工作在耗盡模式。
122.如權(quán)利要求115所述Mach-Zehnder干涉計，其中第一臂和第二臂都工作在積累模式。
123.如權(quán)利要求115所述Mach-Zehnder干涉計，其中第一臂和第二臂都工作在反型模式。
124.如權(quán)利要求115所述Mach-Zehnder干涉計，其中該Mach-Zehnder干涉計是平衡而且對稱的從而第一臂沿著光傳播方向的有源長度大致等于第二臂沿著光傳播方向的有源長度。
125.如權(quán)利要求115所述Mach-Zehnder干涉計，其中該Mach-Zehnder干涉計包含第一和第二臂之間的不對稱結(jié)構(gòu)。
126.如權(quán)利要求125所述Mach-Zehnder干涉計，其中第一臂沿著光傳播方向的有源長度不等于第二臂沿著光傳播方向的有源長度。
127.如權(quán)利要求125所述Mach-Zehnder干涉計，其中第一臂包含數(shù)量為N的多個獨立電光調(diào)制器并且第二臂包含數(shù)量為M的多個獨立電光調(diào)制器，其中N≠M。
128.如權(quán)利要求125所述Mach-Zehnder干涉計，其中第一臂包含數(shù)量為N的多個獨立電光調(diào)制器并且第二臂包含數(shù)量為M的多個獨立電光調(diào)制器，其中N＝M。
129.如權(quán)利要求125所述Mach-Zehnder干涉計，其中第一臂中的雜質(zhì)濃度不同于第二臂中的雜質(zhì)濃度。
130.如權(quán)利要求125所述Mach-Zehnder干涉計，其中輸入光波導(dǎo)分光器具有到第一和第二臂的不同于50∶50的輸入光信號功率比例。
131.如權(quán)利要求114所述Mach-Zehnder干涉計，其中該Mach-Zehnder干涉計包含以預(yù)定的組合放置的多個獨立干涉計。
132.如權(quán)利要求131所述Mach-Zehnder干涉計，其中所述多個Mach-Zehnder干涉計以并行配置放置。
133.如權(quán)利要求131所述Mach-Zehnder干涉計，其中所述多個Mach-Zehnder干涉計以串行配置放置。
134.如權(quán)利要求115所述Mach-Zehnder干涉計，其中形成沿著第一臂放置的第一電光調(diào)制器使得硅柵區(qū)域位于第一臂光波導(dǎo)的外部并且硅體區(qū)域位于所述第一臂光波導(dǎo)的內(nèi)部；并且形成沿著第二臂放置的第二電光調(diào)制器使得硅體區(qū)域位于第一臂光波導(dǎo)的外部并且硅柵區(qū)域位于所述第二臂光波導(dǎo)的內(nèi)部。
全文摘要
基于形成來部分覆蓋第二導(dǎo)電性類型的體區(qū)域的第一導(dǎo)電性的柵區(qū)域的硅基電光調(diào)制器(30)，具有在柵區(qū)域和體區(qū)域(12，10)的接觸部分之間插入的相對較薄電介質(zhì)層(10)。調(diào)制器可以在SOI平臺形成，在SOI結(jié)構(gòu)的相對較薄的硅表面層中形成體區(qū)域并且用覆蓋SOI結(jié)構(gòu)的相對較薄的硅層(10)形成柵區(qū)域?？刂茤艆^(qū)域和體區(qū)域的摻雜用以在電介質(zhì)層的上面和下面形成輕摻雜區(qū)域，從而定義了器件(16)的有源區(qū)域。有利的是，在該有源器件區(qū)域中光電場基本與自由載流子濃度區(qū)域一致。從而調(diào)制信號的應(yīng)用引起電介質(zhì)層兩側(cè)的自由載流子同時積累，耗盡或者反型，產(chǎn)生高速的工作。
文檔編號G02F1/225GK1764863SQ200480007925
公開日2006年4月26日 申請日期2004年3月23日 優(yōu)先權(quán)日2003年3月25日
發(fā)明者羅伯特·凱斯·蒙特哥莫里, 馬格利特·吉龍, 普拉卡什·約托斯卡, 威普庫馬·帕特爾, 卡爾潘都·夏斯特里, 索哈姆·帕塔克, 凱瑟琳·A·亞努舍弗斯奇 申請人:斯歐普迪克爾股份有限公司