專利名稱：不同層次的曝光方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路制程的曝光方法，特別是涉及一種能精確定位光罩，以減少曝光后線路圖像誤差的不同層次的曝光方法。
背景技術(shù)：
微影制程(photolithography)是半導(dǎo)體制程中最重要的步驟之一，凡是與MOS結(jié)構(gòu)相關(guān)的，例如各層薄膜的圖像(pattern)、摻雜區(qū)域(dopants)等等，均是由此制程決定。而，微影制程的技術(shù)層次，一般不但由所需使用光罩(mask)數(shù)量所決定，且由于光罩使用數(shù)量愈多，即代表需定位光罩的次數(shù)愈多，而愈可能造成定位校正誤差，進(jìn)而影響組件的積集度(integration)，因此，如何減少定位光罩的定位誤差，以提升圖像的對準(zhǔn)度，是業(yè)界提升微影制程良率的努力方向之一。
以ASML的微影曝光機(jī)為例，如圖1所示，目前使用于微影制程的光罩1包含多數(shù)個(gè)相同的線路圖像11，及多數(shù)分設(shè)于四周角落的米字形粗定位記號12，田字形對準(zhǔn)記號14(一般所使用的光罩與圖標(biāo)相同，具有六個(gè)彼此間隔的線路圖像，本例也以六個(gè)圖像為例說明)，該等線路圖像11間一般鍍覆一層厚度約數(shù)百的鉻膜形成非透光區(qū)13，避免曝光時(shí)線路圖像間的相互干擾。
如圖2所示，目前半導(dǎo)體業(yè)界所采用的微影制程2，是先進(jìn)行步驟21將上述具有多數(shù)相同線路圖像11的光罩1安置于一微影機(jī)臺中，并配合機(jī)臺與光罩1預(yù)設(shè)的定位方式，將光罩1的米字形定位記號12與機(jī)臺的相對定位記號(圖未示出)彼此相配合，以相對定位該光罩1與該微影機(jī)臺。
接著以步驟22將多數(shù)芯片分別安置入該微影機(jī)臺中，并分別依序相對定位其中的一芯片與該微影機(jī)臺。
接著進(jìn)行步驟23，將光罩1上的線路圖像11，曝光至該芯片上預(yù)覆的光阻層上，形成潛在圖像(latent)；再以步驟24，將該些曝光后已具有潛在圖像的芯片退出微影機(jī)臺；接著進(jìn)行步驟25進(jìn)行業(yè)界現(xiàn)有的顯影、清洗、硬烤、去光阻、或摻雜(其它預(yù)定金屬)...等過程，形成相對應(yīng)于該線路圖像11的一集成電路層；然后，視需要依序重復(fù)進(jìn)行步驟21至25，最后，即可以步驟26于該些芯片上分別形成多數(shù)集成電路層，完成具有多數(shù)集成電路層的芯片的制備。
熟悉微影制程人士皆知，由于每一芯片傳送至微影機(jī)臺內(nèi)，再相對微影機(jī)臺定位時(shí)，其可能產(chǎn)生的定位誤差是由機(jī)械移動以及相對于光罩定位所產(chǎn)生，因此，光罩1相對機(jī)臺定位實(shí)為微影制程曝光時(shí)誤差來源最主要的一因素。
由于量產(chǎn)成本所需，光罩1上的多數(shù)線路圖像11均為形成同一集成電路層所設(shè)計(jì)，而可同時(shí)使用該些圖像11于同一芯片多處同時(shí)曝光形成潛在圖像，以大幅減少曝光耗費(fèi)時(shí)間，節(jié)省生產(chǎn)成本；因此，曝光形成芯片上一預(yù)定集成電路層，即必須使用至少一光罩(若考量集成電路的復(fù)雜度，也有使用多數(shù)光罩多次曝光形成一層集成電路)，而使用一片光罩，則必須相對定位光罩與微影機(jī)臺一次；以目前組件的積集度而言，一般芯片必須形成至少六層以上的集成電路層，也就是說，必須相對定位光罩與微影機(jī)臺至少六次以上，而累計(jì)形成不可控的對準(zhǔn)誤差，直接影響芯片積集度與良率。
再者，由于光罩的制造成本極為高昂，因此，目前芯片代工廠均只進(jìn)行大批量量產(chǎn)生產(chǎn)，借由大量生產(chǎn)具有相同組件的芯片分?jǐn)偣庹殖杀?，以取得商業(yè)利潤。而對一般資金并不雄厚的設(shè)計(jì)公司(design house)而言，由于其制造組件的目的一般為實(shí)驗(yàn)其設(shè)計(jì)的集成電路的優(yōu)劣與否，以及量產(chǎn)上市的可行性評估，所以其所需制造芯片均以小批量、多樣性為主，因此，現(xiàn)行必須使用多數(shù)光罩的大批量生產(chǎn)方式并無法適用；同時(shí)，在微影制程中定位光罩與微影機(jī)臺的累計(jì)定位誤差，也會影響其實(shí)驗(yàn)生產(chǎn)的精確度，而更加難以評估其所實(shí)驗(yàn)的集成電路的優(yōu)劣。
因此，如何改進(jìn)制程，使其適用于生產(chǎn)小批量多樣性芯片，而能符合更多業(yè)者的需求，是半導(dǎo)體制程研究改進(jìn)的另一方向。

發(fā)明內(nèi)容本發(fā)明的目的是在于提供一種多層次的曝光方法，以減少微影制程中光罩與微影機(jī)臺的定位誤差。
本發(fā)明的另一目的是在于提供一種可以減少使用光罩?jǐn)?shù)目、降低光罩成本，而適用于生產(chǎn)小批量多樣性芯片的不同層次的曝光方法。
為了達(dá)到上述目的，本發(fā)明提供一種不同層次的曝光方法，以一微影機(jī)臺對一芯片進(jìn)行多層次曝光，該芯片具有多數(shù)集成電路層，其特征在于該方法包括下列步驟(A)將一具有多數(shù)相異線路圖像的光罩定位于該微影機(jī)臺上；(B)將該芯片定位于該微影機(jī)臺上；
(C)將該光罩其中的一線路圖像對應(yīng)成形出該芯片其中的一集成電路層；(D)將該芯片重新定位于該微影機(jī)臺上，進(jìn)而將該光罩其中另一線路圖像對應(yīng)成形出該芯片其中的另一集成電路層。
所述的不同層次的曝光方法，其特征在于該方法還包含一重復(fù)該步驟(D)的步驟(E)。
所述的不同層次的曝光方法，其特征在于該步驟(C)還具有下列次步驟(C1)將該光罩其中的一線路圖像轉(zhuǎn)移至該芯片的一預(yù)覆光阻層上；(C2)將該芯片退出該微影機(jī)臺；(C3)對應(yīng)成形出該線路圖像。
所述的不同層次的曝光方法，其特征在于該步驟(C3)可選擇地進(jìn)行顯影、烘烤、去光阻，及/或摻雜過程。
所述的不同層次的曝光方法，其特征在于該步驟(D)還具有下列次步驟(D1)將該光罩其中另一線路圖像轉(zhuǎn)移于該芯片的另一預(yù)覆光阻層上；(D2)將該芯片退出該微影機(jī)臺；(D3)對應(yīng)成形出該另一線路圖像。
所述的不同層次的曝光方法，其特征在于該步驟(D3)可選擇地進(jìn)行顯影、烘烤、去光阻，及/或摻雜過程。
所述的不同層次的曝光方法，其特征在于該光罩是二元光罩，及/或相轉(zhuǎn)移光罩。
本發(fā)明還提供一種不同層次的曝光方法，以一微影機(jī)臺對一芯片進(jìn)行多層次曝光，該芯片具有多數(shù)集成電路層，其特征在于該方法包括下列步驟(a)將一具有多數(shù)線路圖像的光罩定位于該微影機(jī)臺上；(b)將該芯片定位于該微影機(jī)臺上；(c)將該光罩其中的一線路圖像對應(yīng)成形出該芯片其中的一層部分的集成電路；(d)將該芯片重新定位于該微影機(jī)臺上，進(jìn)而將該光罩其中另一線路圖像對應(yīng)成形出該芯片的該集成電路層的另一部份。
所述的不同層次的曝光方法，其特征在于該方法還包含一重復(fù)該步驟(d)的步驟(e)，成形出該芯片的該集成電路層。
所述的不同層次的曝光方法，其特征在于該步驟(c)還具有下列次步驟(c1)將該光罩其中的一線路圖像轉(zhuǎn)移至該芯片的一預(yù)覆光阻層上；(c2)將該芯片退出該微影機(jī)臺；(c3)對應(yīng)成形出該線路圖像。
所述的不同層次的曝光方法，其特征在于該步驟(c3)可選擇地進(jìn)行顯影、烘烤、去光阻，及/或摻雜手續(xù)。
所述的不同層次的曝光方法，其特征在于該步驟(d)還具有下列次步驟(d1)將該光罩其中另一線路圖像轉(zhuǎn)移于該芯片的另一預(yù)覆光阻層上；(d2)將該芯片退出該微影機(jī)臺；(d3)對應(yīng)成形出該另一線路圖像。
所述的不同層次的曝光方法，其特征在于該步驟(d3)可選擇地進(jìn)行顯影、烘烤、去光阻，及/或摻雜手續(xù)。
所述的不同層次的曝光方法，其特征在于該光罩是二元光罩，及/或相轉(zhuǎn)移光罩。
綜上所述，本發(fā)明不同層次的曝光方法3，將多數(shù)層集成電路層的線路圖像，形成于單一光罩4中，而只以一次相對定位光罩與微影機(jī)臺或是對應(yīng)相同光罩對準(zhǔn)記號，即可重復(fù)轉(zhuǎn)移多數(shù)層線路圖像，而相對應(yīng)成形出多數(shù)層集成電路層，不但可將定位光罩與微影機(jī)臺的誤差降至最低，同時(shí)也可縮減使用光罩的數(shù)量，而可大幅降低生產(chǎn)成本，特別適用于小批量芯片的生產(chǎn)制程，而確實(shí)達(dá)到本發(fā)明的目的。

下面結(jié)合附圖及實(shí)施例對本發(fā)明進(jìn)行詳細(xì)說明圖1是一示意圖，說明一具有多數(shù)相同線路圖像的光罩；圖2是一流程圖，說明現(xiàn)有的微影制程；圖3是一示意圖，說明使用于本發(fā)明不同層次的曝光方法的具有多數(shù)不同線路圖像的光罩；圖4是一流程圖，說明本發(fā)明不同層次的曝光方法。
具體實(shí)施方式
本發(fā)明不同層次的曝光方法3，適用制造小批量多數(shù)芯片，并以一微影機(jī)臺對芯片進(jìn)行多層次曝光，該每一芯片分別具有復(fù)數(shù)集成電路層，本例將以形成六層集成電路層為例說明。
如圖3所示，本發(fā)明所使用的光罩4可為二元光罩，或相轉(zhuǎn)移光罩，包含六不同的線路圖像41、42、43、44、45、46，及多數(shù)分設(shè)于四周角落的十字形或是米字形定位記號47(圖標(biāo)中以米字形為例說明)，該每一線路圖像41、42、43、44、45、46是針對每一層集成電路而設(shè)計(jì)，且該等線路圖像41、42、43、44、45、46間也鍍覆一層厚度約數(shù)百的鉻膜形成非透光區(qū)48，避免曝光時(shí)線路圖像間的相互干擾。
如圖4所示，本發(fā)明不同層次的曝光方法3，先以步驟3 1將上述具有六不同線路圖像41、42、43、44、45、46的光罩4，安置于一微影機(jī)臺中，例如現(xiàn)在業(yè)界采用的ASML、Nikon等廠牌的步進(jìn)/掃描式微影機(jī)臺，并配合機(jī)臺與光罩4預(yù)設(shè)的定位方式，將光罩4的米字形(或十字形)定位記號47與機(jī)臺的相對定位記號(圖未示出)彼此相配合，以相對定位該光罩4與該微影機(jī)臺；接著以步驟32將多數(shù)芯片分別安置入該微影機(jī)臺中，并分別依序相對移動其中一預(yù)定曝光的芯片與該微影機(jī)臺相對定位。
接著進(jìn)行步驟33，將光罩4上的線路圖像41，曝光至該芯片上預(yù)覆的一光阻層上，形成第一潛在圖像；再以步驟34，將該些曝光后已具有第一潛在圖像的芯片退出微影機(jī)臺；接著以步驟35，進(jìn)行業(yè)界現(xiàn)有的顯影、清洗、烘烤、參雜或是蝕刻(不同預(yù)定金屬)，再進(jìn)行去光阻(通常是以蝕刻方式除去預(yù)定無用的光阻)...等過程，形成相對應(yīng)于該線路圖像41的第一層集成電路，由于步驟35中顯影、清洗、烘烤、去光阻、參雜...等過程，以為業(yè)界所熟知，且非本發(fā)明重點(diǎn)所在，所以在此不多加詳述。
然后，重復(fù)進(jìn)行步驟32、步驟33、步驟34，及步驟35，將該些芯片再次傳送入該微影機(jī)臺中，重新依序相對定位一芯片與該微影機(jī)臺后，再依序?qū)⒁严鄬ξ⒂皺C(jī)臺定位的光罩4上的其它多數(shù)線路圖像42、43、44、45、46，分別曝光形成第二、三...、六潛在圖像，再分別成形出相對應(yīng)的第二、三...、六層集成電路層，最后，則如步驟36，完成該些具有六層集成電路層的芯片的制備。
如下列表1可知，本發(fā)明不同層次的曝光方法3所制備完成的芯片，其第二層集成電路(即表中的PL1)的x方向最大重疊誤差(overlay error)為12nm，y方向最大重疊誤差為31nm，第三層集成電路(即表中的PL4)的x方向最大重疊誤差為25nm，y方向最大重疊誤差則為10nm；而較現(xiàn)有需更換6光罩，定位六次光罩與微影機(jī)臺的制程，其第二層集成電路(即表中的PL1)的x方向最大重疊誤差為53nm，y方向最大重疊誤差為42nm，第三層集成電路(即表中的PL4)的x方向最大重疊誤差為43nm，y方向最大重疊誤差為28nm，顯然，本發(fā)明不同層次的曝光方法3，在微影制程中最重要的曝光圖像準(zhǔn)確度上，較現(xiàn)有的微影制程2具有大幅度改善。
表1 由于，本發(fā)明不同層次的曝光方法3，將多數(shù)層集成電路的線路圖像41、42、43、44、45、46，形成于單一光罩4中，因此，只需以步驟31對應(yīng)相同光罩4與微影機(jī)臺，即可重復(fù)曝光完成六層線路圖像41、42、43、44、45、46，因此可將人工定位光罩4與微影機(jī)臺的誤差降至最低；同時(shí)，由于線路圖像41、42、43、44、45、46均不相同，因此雖然曝光時(shí)間較使用具有多數(shù)相同線路圖像11的光罩1增加，但是當(dāng)生產(chǎn)小批量的多數(shù)芯片時(shí)，時(shí)間成本差異不大，因而對IC設(shè)計(jì)公司(designhouse)而言，由于其制造組件的目的只為實(shí)驗(yàn)其設(shè)計(jì)的集成電路的優(yōu)劣與否，以及量產(chǎn)上市的可行性評估，所需制造芯片的數(shù)量一般均極少量，所以本發(fā)明不同層次的曝光方法3不但可以最低的人工定位誤差，增進(jìn)其實(shí)驗(yàn)生產(chǎn)的精確度，同時(shí)可以減少其所使用光罩的數(shù)目，減少投資金額，以生產(chǎn)六層集成電路的芯片而言，使用本發(fā)明的制程的成本約只需400萬臺幣，較現(xiàn)有必須使用六光罩的現(xiàn)有制程的900萬成本預(yù)算而言，大幅節(jié)省500萬元以上的投資成本。
此外，熟悉半導(dǎo)體制程人士由上述說明可輕易得知，凡使用TTLAlignment(Through The Lens)定位光罩的微影機(jī)臺，均可簡單使用本發(fā)明不同層次的曝光方法3，而可大幅降低使用光罩?jǐn)?shù)目，減少定位誤差，而不限于步進(jìn)/掃描式微影機(jī)臺，其它例如使用接觸式(contact)、近接式(proximity)曝光的微影機(jī)臺，同樣地也可以使用本發(fā)明。
再者，要特別說明的是，由于本發(fā)明所使用的光罩4上的線路圖像41、42、43、44、45、46均不相同，因此，可預(yù)先設(shè)計(jì)該些線路圖像41、42、43、44、45、46，使用其中多數(shù)線路圖像41、42、43、44、45、46共同分別曝光于芯片的一預(yù)覆光阻層后，相對應(yīng)地形成芯片其中一層的集成電路層，以更高的良率形成更復(fù)雜的集成電路層；也可以于光罩4定位后，同時(shí)使用光罩上多數(shù)個(gè)顯像圖案41、42、43、44、45、46同時(shí)曝光于芯片各預(yù)定區(qū)域，而在芯片上的各該區(qū)域，制成功能構(gòu)造各異的多數(shù)芯片，以于單一芯片上合并制造出更多種設(shè)計(jì)的組件，以符合生產(chǎn)效益。
綜上所述，由于半導(dǎo)體產(chǎn)業(yè)是一資金高度密集的產(chǎn)業(yè)，因此，其所有制程的研究改進(jìn)，均依照量產(chǎn)化發(fā)展，期以大批量生產(chǎn)以降低生產(chǎn)成本，取得商業(yè)利潤，也因此，對一般資金并不雄厚的設(shè)計(jì)公司而言，對現(xiàn)行動輒必須以多數(shù)光罩進(jìn)行的微影制程2，實(shí)在是一沉重的負(fù)擔(dān)，而本發(fā)明不同層次的曝光方法3，將多數(shù)層集成電路層的線路圖像，形成于單一光罩4中，而只以一次相對定位光罩與微影機(jī)臺或是對應(yīng)相同光罩對準(zhǔn)記號，即可重復(fù)轉(zhuǎn)移多數(shù)層線路圖像，而相對應(yīng)成形出多數(shù)層集成電路層，不但可將定位光罩與微影機(jī)臺的誤差降至最低，同時(shí)也可縮減使用光罩的數(shù)量，而可大幅降低生產(chǎn)成本，特別適用于小批量芯片的生產(chǎn)制程，而確實(shí)達(dá)到本發(fā)明的目的。
權(quán)利要求
1.一種不同層次的曝光方法，以一微影機(jī)臺對一芯片進(jìn)行多層次曝光，該芯片具有多數(shù)集成電路層，其特征在于該方法包括下列步驟(A)將一具有多數(shù)相異線路圖像的光罩定位于該微影機(jī)臺上；(B)將該芯片定位于該微影機(jī)臺上；(C)將該光罩其中的一線路圖像對應(yīng)成形出該芯片其中的一集成電路層；(D)將該芯片重新定位于該微影機(jī)臺上，進(jìn)而將該光罩其中另一線路圖像對應(yīng)成形出該芯片其中的另一集成電路層。
2.如權(quán)利要求1所述的不同層次的曝光方法，其特征在于該方法還包含一重復(fù)該步驟(D)的步驟(E)。
3.如權(quán)利要求1所述的不同層次的曝光方法，其特征在于該步驟(C)還具有下列次步驟(C1)將該光罩其中的一線路圖像轉(zhuǎn)移至該芯片的一預(yù)覆光阻層上；(C2)將該芯片退出該微影機(jī)臺；(C3)對應(yīng)成形出該線路圖像。
4.如權(quán)利要求3所述的不同層次的曝光方法，其特征在于該步驟(C3)可選擇地進(jìn)行顯影、烘烤、去光阻，及/或摻雜過程。
5.如權(quán)利要求1所述的不同層次的曝光方法，其特征在于該步驟(D)還具有下列次步驟(D1)將該光罩其中另一線路圖像轉(zhuǎn)移于該芯片的另一預(yù)覆光阻層上；(D2)將該芯片退出該微影機(jī)臺；(D3)對應(yīng)成形出該另一線路圖像。
6.如權(quán)利要求5所述的不同層次的曝光方法，其特征在于該步驟(D3)可選擇地進(jìn)行顯影、烘烤、去光阻，及/或摻雜過程。
7.如權(quán)利要求1所述的不同層次的曝光方法，其特征在于該光罩是二元光罩，及/或相轉(zhuǎn)移光罩。
8.一種不同層次的曝光方法，以一微影機(jī)臺對一芯片進(jìn)行多層次曝光，該芯片具有多數(shù)集成電路層，其特征在于該方法包括下列步驟(a)將一具有多數(shù)線路圖像的光罩定位于該微影機(jī)臺上；(b)將該芯片定位于該微影機(jī)臺上；(c)將該光罩其中的一線路圖像對應(yīng)成形出該芯片其中的一層部分的集成電路；(d)將該芯片重新定位于該微影機(jī)臺上，進(jìn)而將該光罩其中另一線路圖像對應(yīng)成形出該芯片的該集成電路層的另一部份。
9.如權(quán)利要求8所述的不同層次的曝光方法，其特征在于該方法還包含一重復(fù)該步驟(d)的步驟(e)，成形出該芯片的該集成電路層。
10.如權(quán)利要求8所述的不同層次的曝光方法，其特征在于該步驟(c)還具有下列次步驟(c1)將該光罩其中的一線路圖像轉(zhuǎn)移至該芯片的一預(yù)覆光阻層上；(c2)將該芯片退出該微影機(jī)臺；(c3)對應(yīng)成形出該線路圖像。
11.如權(quán)利要求10所述的不同層次的曝光方法，其特征在于該步驟(c3)可選擇地進(jìn)行顯影、烘烤、去光阻，及/或摻雜手續(xù)。
12.如權(quán)利要求8所述的不同層次的曝光方法，其特征在于該步驟(d)還具有下列次步驟(d1)將該光罩其中另一線路圖像轉(zhuǎn)移于該芯片的另一預(yù)覆光阻層上；(d2)將該芯片退出該微影機(jī)臺；(d3)對應(yīng)成形出該另一線路圖像。
13.如權(quán)利要求12所述的不同層次的曝光方法，其特征在于該步驟(d3)可選擇地進(jìn)行顯影、烘烤、去光阻，及/或摻雜手續(xù)。
14.如權(quán)利要求8所述的不同層次的曝光方法，其特征在于該光罩是二元光罩，及/或相轉(zhuǎn)移光罩。
全文摘要
一種不同層次的曝光方法，以一微影機(jī)臺對一芯片進(jìn)行多層次曝光，該芯片具有多數(shù)集成電路層，該方法包括下列步驟(A)將一具有多數(shù)相異線路圖像的光罩定位于該微影機(jī)臺上；(B)將該芯片定位于該微影機(jī)臺上；(C)將該光罩其中的一線路圖像對應(yīng)成形出該芯片其中的一集成電路層；(D)將該芯片重新定位于該微影機(jī)臺上，進(jìn)而將該光罩其中另一線路圖像對應(yīng)成形出該芯片其中的另一集成電路層。本發(fā)明只使用相同一光罩上的對準(zhǔn)記號進(jìn)行相對定位于一微影機(jī)臺后，即可選擇性地將該等圖像分別轉(zhuǎn)移于芯片的預(yù)覆光阻層上，以相對應(yīng)地形成芯片上至少一集成電路層，可降低光罩校正對準(zhǔn)誤差。
文檔編號G03F7/20GK1567092SQ0314254
公開日2005年1月19日 申請日期2003年6月16日 優(yōu)先權(quán)日2003年6月16日
發(fā)明者林順利, 楊金成, 呂文彬, 陳銘祥, 秦啟元, 陳映仁 申請人:旺宏電子股份有限公司