一種移位寄存器及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。
【背景技術(shù)】
[0002]在平面顯示領(lǐng)域中，液晶顯示裝置以其具有的重量輕、體積小、厚度薄等特點(diǎn)，己廣泛地應(yīng)用在各種尺寸的終端顯示設(shè)備中。傳統(tǒng)液晶顯示裝置的顯示面板由陣列基板和對(duì)向基板夾設(shè)液晶層構(gòu)成，陣列基板上設(shè)置有垂直和水平陣列式像素矩陣，其中陣列基板的像素結(jié)構(gòu)包括薄膜晶體管(Thin Film Transistor，TFT)和像素電極，像素電極與公共電極構(gòu)成電容;TFT在交叉的數(shù)據(jù)線和掃描線控制下向像素電極輸入不同的電壓，從而在液晶電容上形成不同的電場(chǎng)，電場(chǎng)控制液晶偏轉(zhuǎn)，實(shí)現(xiàn)面板的顯示功能。
[0003]隨著技術(shù)的發(fā)展，出現(xiàn)了陣列基板柵驅(qū)動(dòng)技術(shù)(Gate Driver on Array，G0A)技術(shù)，GOA技術(shù)是一種將掃描電路集成于陣列基板上的技術(shù)，每個(gè)GOA單元作為一個(gè)移位寄存器將掃描信號(hào)依次傳遞給下一 GOA單元，逐行開啟TFT開關(guān)，完成像素單元的數(shù)據(jù)信號(hào)輸入。GOA技術(shù)的柵極驅(qū)動(dòng)電路包括用于提供信號(hào)的多條信號(hào)線和用于存儲(chǔ)信號(hào)數(shù)據(jù)的移位寄存器，如圖1，為了方便說明，以信號(hào)線所傳輸?shù)男盘?hào)標(biāo)記信號(hào)線，如下:
[0004]信號(hào)線包括:觸發(fā)信號(hào)線，用于給移位寄存器輸入初始觸發(fā)信號(hào)STV;拉低信號(hào)線，用于給移位寄存器輸入低電平信號(hào)VSS;第一時(shí)鐘信號(hào)線和第二時(shí)鐘信號(hào)線，用于給移位寄存器提供互補(bǔ)時(shí)鐘脈沖信號(hào)，即第一時(shí)鐘信號(hào)CLK和第二時(shí)鐘信號(hào)CLKB。
[0005]移位寄存器包括:上拉驅(qū)動(dòng)單元、上拉單元、下拉驅(qū)動(dòng)單元、下拉單元、和復(fù)位單元；
[0006]上拉驅(qū)動(dòng)單元連接傳輸觸發(fā)信號(hào)STV的觸發(fā)信號(hào)線、傳輸?shù)诙r(shí)鐘信號(hào)CLKB的第二時(shí)鐘信號(hào)線、以及連接上拉節(jié)點(diǎn)PU;上拉單元連接傳輸?shù)谝粫r(shí)鐘信號(hào)CLK的第一時(shí)鐘信號(hào)線、上拉節(jié)點(diǎn)PU、以及輸出信號(hào)端Output ；下拉單元驅(qū)動(dòng)單元連接第二時(shí)鐘信號(hào)線、上拉節(jié)點(diǎn)PU、下拉節(jié)點(diǎn)ro、以及低電平信號(hào)端VSS;下拉單元連接第二時(shí)鐘信號(hào)線、上拉節(jié)點(diǎn)PU、下拉節(jié)點(diǎn)F1D、低電平信號(hào)端VSS、以及輸出信號(hào)端Output ；復(fù)位單元連接上拉節(jié)點(diǎn)PU、下拉節(jié)點(diǎn)PD、低電平信號(hào)端VSS、以及傳輸復(fù)位信號(hào)RESET的復(fù)位信號(hào)線。
[0007]但是，包括上述移位寄存器的柵極驅(qū)動(dòng)電路進(jìn)行掃描時(shí)，需要每一幀都要改變液晶電容上的電場(chǎng)方向(即極性翻轉(zhuǎn))，在極性翻轉(zhuǎn)過程中，由于TFT的漏電和寄生電容的串?dāng)_，會(huì)導(dǎo)致液晶電容兩個(gè)電極上的正負(fù)電荷不能完全抵消，在電極上集聚殘留直流電荷，影響液晶偏轉(zhuǎn)從而形成殘像。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的是提供一種移位寄存器及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝，以解決現(xiàn)有技術(shù)中的移位寄存器用于柵極驅(qū)動(dòng)電路并進(jìn)行柵極掃描時(shí)，液晶電容兩個(gè)電極上的正負(fù)電荷不能完全抵消，在電極上集聚殘留直流電荷，影響液晶偏轉(zhuǎn)從而形成殘像的問題。
[0009]本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的:
[0010]本發(fā)明實(shí)施例提供一種移位寄存器，包括上拉驅(qū)動(dòng)單元、上拉單元、下拉單元、下拉驅(qū)動(dòng)單元和復(fù)位單元，所述上拉驅(qū)動(dòng)單元通過上拉節(jié)點(diǎn)與所述上拉單元連接，所述復(fù)位單元用于在所述移位寄存器正常輸出完成之后拉低所述移位寄存器的信號(hào)輸出端所連接的柵線的電位，所述移位寄存器還包括放電輔助單元、放電驅(qū)動(dòng)單元和放電控制信號(hào)端；
[0011]放電輔助單元，用于根據(jù)所述放電控制信號(hào)端輸入的放電控制信號(hào)，拉低所述上拉節(jié)點(diǎn)的電位；
[0012]放電驅(qū)動(dòng)單元，用于根據(jù)所述放電控制信號(hào)端輸入的放電控制信號(hào)，拉高所述移位寄存器的信號(hào)輸出端所連接的柵線的電位；
[0013]所述復(fù)位單元，還用于在所述放電驅(qū)動(dòng)單元拉高所述移位寄存器的信號(hào)輸出端所連接的柵線的電位并輸出完成之后，再次拉低所述移位寄存器的信號(hào)輸出端所連接的柵線的電位。
[0014]本發(fā)明實(shí)施例中，所述移位寄存器設(shè)置有所述放電輔助單元和所述放電驅(qū)動(dòng)單元，使柵極驅(qū)動(dòng)電路掃描完成之后，所述放電驅(qū)動(dòng)單元能夠根據(jù)所述放電控制信號(hào)的控制，拉高所述移位寄存器的信號(hào)輸出端所連接的柵線的電位并輸出，并由所述復(fù)位單元再次拉低，從而全部液晶電容的殘留直流電荷徹底釋放，避免殘留直流電荷影響液晶翻轉(zhuǎn)產(chǎn)生殘像，改善的顯示品質(zhì)。
[0015]優(yōu)選的，所述上拉驅(qū)動(dòng)單元包括第一薄膜晶體管和第二薄膜晶體管，所述第一薄膜晶體管的柵極、源極和所述第二薄膜晶體管的源極電連接觸發(fā)信號(hào)端，所述第一薄膜晶體管的漏極和所述第二薄膜晶體管的漏極電連接所述上拉節(jié)點(diǎn)，所述第二薄膜晶體管的柵極電連接第二時(shí)鐘信號(hào)端；
[0016]所述上拉單元包括第三薄膜晶體管和電容，所述第三薄膜晶體管的柵極和所述電容的第一端電連接所述上拉節(jié)點(diǎn)，所述第三薄膜晶體管的源極電連接第一時(shí)鐘信號(hào)端，所述第三薄膜晶體管的漏極和所述電容的第二端電連接信號(hào)輸出端；
[0017]所述下拉單元包括第四薄膜晶體管、第五薄膜晶體管和第六薄膜晶體管，所述第四薄膜晶體管的柵極和所述第五薄膜晶體管的柵極電連接下拉節(jié)點(diǎn)，所述第四薄膜晶體管的源極電連接所述上拉節(jié)點(diǎn)，所述第四薄膜晶體管的漏極、所述第五薄膜晶體管的漏極和所述第六薄膜晶體管的漏極電連接低電平信號(hào)端，所述第五薄膜晶體管的源極和所述第六薄膜晶體管的源極電連接所述信號(hào)輸出端，所述第六薄膜晶體管的柵極電連接第二時(shí)鐘信號(hào)端；
[0018]所述下拉驅(qū)動(dòng)單元包括第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管和第十薄膜晶體管，所述第七薄膜晶體管的柵極、源極和所述第八薄膜晶體管的源極電連接所述第二時(shí)鐘信號(hào)端，所述第七薄膜晶體管的漏極、第八薄膜晶體管的柵極和第九薄膜晶體管的源極電連接，所述第八薄膜晶體管的漏極和所述第十薄膜晶體管的源極電連接所述下拉節(jié)點(diǎn)，所述第九薄膜晶體管的柵極和所述第十薄膜晶體管的柵極電連接所述上拉節(jié)點(diǎn)，所述第九薄膜晶體管的漏極和所述第十薄膜晶體管的漏極電連接所述低電平信號(hào)端；
[0019]所述復(fù)位單元包括第十一薄膜晶體管和第十二薄膜晶體管，所述第十一薄膜晶體管的柵極和所述第十二薄膜晶體管的柵極電連接復(fù)位信號(hào)端，所述第十一薄膜晶體管的源極電連接所述上拉節(jié)點(diǎn)，所述第十一薄膜晶體管的漏極和所述第十二薄膜晶體管的漏極電連接所述低電平信號(hào)端，所述第十二薄膜晶體管的源極電連接所述信號(hào)輸出端。
[0020]優(yōu)選的，所述放電輔助單元包括第十三薄膜晶體管，所述第十三薄膜晶體管的柵極連接放電控制信號(hào)端，所述第十三薄膜晶體管的源極連接所述上拉節(jié)點(diǎn)，所述第十三薄膜晶體管的漏極電連接低電平信號(hào)端。
[0021]優(yōu)選的，所述放電驅(qū)動(dòng)單元包括第十四薄膜晶體管，所述第十四薄膜晶體管的柵極電連接所述放電控制信號(hào)端，所述第十四薄膜晶體管的源極電連接所述第一時(shí)鐘信號(hào)端，所述第十四薄膜晶體管的漏極電連接所述信號(hào)輸出端。
[0022]優(yōu)選的，上述全部薄膜晶體管均為N型薄膜晶體管。
[0023]本發(fā)明實(shí)施例還提供一種柵極驅(qū)動(dòng)電路，包括多個(gè)級(jí)聯(lián)的移位寄存器，所述移位寄存器如上述實(shí)施例所述的移位寄存器。
[0024]優(yōu)選的，柵極驅(qū)動(dòng)電路還包括放電控制信號(hào)線，所述放電控制信號(hào)線用于為所述移位寄存器的放電控制信號(hào)端提供放電控制信號(hào)，以控制所述放電輔助單元和所述放電驅(qū)動(dòng)單元；
[0025]所述放電控制信號(hào)在所述柵極驅(qū)動(dòng)電路掃描過程中保持低電平，在所述柵極驅(qū)動(dòng)電路掃描結(jié)束后提供一個(gè)時(shí)鐘周期的高電平，所述時(shí)鐘周期為所述移位寄存器中時(shí)鐘信號(hào)的周期。
[0026]本發(fā)明實(shí)施例還提供一種顯示裝置，包括如上實(shí)施例提供的所述柵極驅(qū)動(dòng)電路。
[0027]本發(fā)明實(shí)施例中，所述柵極驅(qū)動(dòng)電路或所述顯示裝置所包括的所述移位寄存器，設(shè)置有所述放電輔助單元和所述放電驅(qū)動(dòng)單元，使柵極驅(qū)動(dòng)電路掃描完成之后，所述放電驅(qū)動(dòng)單元能夠根據(jù)所述放電控制信號(hào)的控制，拉高所述移位寄存器的信號(hào)輸出端所連接的柵線的電位并輸出，并由所述復(fù)位單元再次拉低，從而全部液晶電容的殘留直流電荷徹底釋放，避免殘留直流電荷影響液晶翻轉(zhuǎn)產(chǎn)生殘像，改善的顯示品質(zhì)。
[0028]本發(fā)明實(shí)施例還提供一種移位寄存器的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)如上實(shí)施例所述的移位寄存器，包括:
[0029]由第一時(shí)鐘信號(hào)端、第二時(shí)鐘信號(hào)端、觸發(fā)信號(hào)端、低電平信號(hào)端、復(fù)位信號(hào)端和放電控制信號(hào)端一一對(duì)應(yīng)的提供第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、初始觸發(fā)信號(hào)、低電平信號(hào)、復(fù)位信號(hào)和放電控制信號(hào)；
[0030]所述第一時(shí)鐘信號(hào)和所述第二時(shí)鐘信號(hào)為互補(bǔ)的脈沖信號(hào);所述初始觸發(fā)信號(hào)具有相間隔、且與所述第二時(shí)鐘信號(hào)的相間隔的兩個(gè)時(shí)鐘高電平脈沖相同的觸發(fā)高電平脈沖;所述復(fù)位信號(hào)具