柵極驅(qū)動(dòng)電路以及移位寄存電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，特別是涉及一種柵極驅(qū)動(dòng)電路以及移位寄存電路。
【背景技術(shù)】
[0002]GOA (Gate Driver On Array)電路是利用現(xiàn)有的液晶顯示器的Array制程將柵極掃描驅(qū)動(dòng)電路制作在Array基板上，以實(shí)現(xiàn)逐行掃描的驅(qū)動(dòng)方式。其具有降低生產(chǎn)成本和窄邊框設(shè)計(jì)的優(yōu)點(diǎn)，為多種顯示器所使用。G0A電路要具有兩項(xiàng)基本功能:第一是輸入柵極驅(qū)動(dòng)脈沖，驅(qū)動(dòng)面板內(nèi)的柵極線，打開顯示區(qū)內(nèi)的TFT (Thin Film Transistor，薄膜場效應(yīng)晶體管)，由柵極線對像素進(jìn)行充電；第二是移位寄存，當(dāng)?shù)讦莻€(gè)柵極驅(qū)動(dòng)脈沖輸出完成后，可以通過時(shí)鐘控制進(jìn)行η+1個(gè)柵極驅(qū)動(dòng)脈沖的輸出，并依此傳遞下去。
[0003]G0A電路包括上拉電路(Pull-up circuit)、上拉控制電路(Pull-up controlcircuit)、下傳電路(Pull-down circuit)、下拉電路(Pull-down control circuit)以及負(fù)責(zé)電位抬升的上升電路(Boost circuit) 0具體地，上拉電路主要負(fù)責(zé)將輸入的時(shí)鐘訊號(Clock)輸出至薄膜晶體管的柵極，作為液晶顯示器的驅(qū)動(dòng)信號。上拉控制電路負(fù)責(zé)控制上拉電路的打開，一般是由上級G0A電路傳遞來的信號作用。下拉電路負(fù)責(zé)在輸出掃描信號后，快速將掃描信號拉低為低電位，即薄膜晶體管的柵極的電位拉低為低電位；下拉保持電路則負(fù)責(zé)將掃描信號和上拉電路的信號(通常稱為Q點(diǎn))保持在關(guān)閉狀態(tài)(即設(shè)定的負(fù)電位)，通常有兩個(gè)下拉保持電路交替作用。上升電路則負(fù)責(zé)Q點(diǎn)電位的二次抬升，這樣確保上拉電路的G(N)正常輸出。
[0004]不同的G0A電路可以使用不同的制程。LTPS(Low Temperature Poly-silicon，低溫多晶硅)制程具有高電子迀移率和技術(shù)成熟的優(yōu)點(diǎn)，目前被中小尺寸顯示器廣泛使用。CMOS (Complementary Metal Oxide Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)LTPS 制程具有低功耗、電子迀移率高、噪聲容限寬等優(yōu)點(diǎn)，因此逐漸為面板廠商使用，如此需要開發(fā)與CMOS LTPS制程對應(yīng)的G0A電路。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實(shí)施例提供了一種柵極驅(qū)動(dòng)電路以及移位寄存電路，能夠適用于CMOS制程，功耗低、噪聲容限寬。
[0006]本發(fā)明提供一種柵極驅(qū)動(dòng)電路，包括多個(gè)級聯(lián)設(shè)置的移位寄存電路，每一移位寄存電路包括信號傳輸電路以及或非門鎖存電路，其中信號傳輸電路包括第一信號傳輸電路和第二信號傳輸電路，第一信號傳輸電路根據(jù)第一時(shí)鐘信號將前一級的傳輸信號的高電平部分傳輸至或非門鎖存電路，第二信號傳輸電路根據(jù)第一時(shí)鐘信號將前一級的傳輸信號的低電平部分傳輸至或非門鎖存電路以進(jìn)行鎖存，并由第二時(shí)鐘信號進(jìn)行觸發(fā)，輸出當(dāng)前級的柵極驅(qū)動(dòng)脈沖。
[0007]其中，信號傳輸電路和或非門鎖存電路分別為上升沿觸發(fā)。
[0008]其中，第一信號傳輸電路包括第一 NM0S管、第二 NM0S管、第三NM0S管、第四NM0S管、第一 PM0S管以及第二 PM0S管，第一 NM0S管的柵極接前一級的傳輸信號，第二 NM0S管的柵極接第一時(shí)鐘信號，源極與第一 NM0S管的漏極連接，漏極與第一 PM0S管的源極、第二PM0S管的柵極、第三NM0S管的漏極、第四NM0S管的柵極以及或非門鎖存電路連接，第三NM0S管的柵極與第一 PM0S管的柵極、第二 PM0S管的源極以及第四NM0S管的漏極連接，第一NM0S管的源極、第三NM0S管的源極以及第四NM0S管的源極接第一參考電平，第一 PM0S管的漏極與第二 PM0S管的漏極接第二參考電平。
[0009]其中，第二信號傳輸電路包括第五NM0S管、第六NM0S管、第七NM0S管以及第三PM0S管，第五NM0S管的柵極與第三PM0S管的柵極接前一級的傳輸信號，第五NM0S管的漏極與第三PM0S管的源極以及第六NM0S管的柵極連接，第五NM0S管的源極以及第六NM0S管的源極接第一參考電平，第三PM0S管的漏極接第二參考電平，第六NM0S管的漏極與第七NM0S管的源極連接，第七NM0S管的柵極接第一時(shí)鐘信號，第七NM0S管的漏極與或非門鎖存電路連接。
[0010]其中，或非門鎖存電路包括一或非門電路，或非門電路包括第八NM0S管、第九NM0S管、第四PM0S管以及第五PM0S管，第八NM0S管的柵極與第四PM0S管的柵極以及信號傳輸電路連接，漏極與第九NM0S管的源極連接，源極與第四PM0S管的漏極以及第五PM0S管的漏極連接，第九NM0S管的柵極和第五PM0S管的柵極接第二時(shí)鐘信號，第四PM0S管的源極以及第五PM0S管的源極接第一參考電平。
[0011]其中，或非門鎖存電路進(jìn)一步包括與或非門電路連接的多級反相電路。
[0012]其中，多級反相電路包括串聯(lián)設(shè)置的多個(gè)反相器，反相器包括第十NM0S管和第六PM0S管，第十NM0S管的漏極接第二參考電平，第六PM0S管的源極接第一參考電平，第十NM0S管的柵極與第六PM0S管的柵極連接，為反相器的輸入端，與或非門電路或者前一級的反相器連接，第十NM0S管的源極與第六PM0S管的漏極連接，為反相器的輸出端。
[0013]其中，反相器的數(shù)量為三個(gè)。
[0014]其中，第一時(shí)鐘信號偏移二分之一個(gè)時(shí)鐘周期得到第二時(shí)鐘信號。
[0015]本發(fā)明還提供一種移位寄存電路，包括信號傳輸電路以及或非門鎖存電路，信號傳輸電路包括第一信號傳輸電路和第二信號傳輸電路，第一信號傳輸電路根據(jù)第一時(shí)鐘信號將前一級的傳輸信號的高電平部分傳輸至或非門鎖存電路，第二信號傳輸電路根據(jù)第一時(shí)鐘信號將前一級的傳輸信號的低電平部分傳輸至或非門鎖存電路以進(jìn)行鎖存，并由第二時(shí)鐘信號進(jìn)行觸發(fā)，輸出當(dāng)前級的柵極驅(qū)動(dòng)脈沖。
[0016]通過上述方案，本發(fā)明的有益效果是:本發(fā)明的柵極驅(qū)動(dòng)電路包括多個(gè)級聯(lián)設(shè)置的移位寄存電路，每一移位寄存電路包括信號傳輸電路以及或非門鎖存電路，信號傳輸電路包括第一信號傳輸電路和第二信號傳輸電路，通過第一信號傳輸電路根據(jù)第一時(shí)鐘信號將前一級的傳輸信號的高電平部分傳輸至或非門鎖存電路，第二信號傳輸電路根據(jù)第一時(shí)鐘信號將前一級的傳輸信號的低電平部分傳輸至或非門鎖存電路，或非門鎖存電路用于對傳輸信號進(jìn)行鎖存，并由第二時(shí)鐘信號進(jìn)行觸發(fā)，輸出當(dāng)前級的柵極驅(qū)動(dòng)脈沖，能夠適用于CMOS制程，功耗低、噪聲容限寬。
【附圖說明】
[0017]為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。其中:
[0018]圖1是本發(fā)明實(shí)施例的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；
[0019]圖2是圖1中的第η級的移位寄存電路的電路圖；
[0020]圖3是圖1中的第η+1級的移位寄存電路的電路圖；
[0021]圖4是圖1中的第η+2級的移位寄存電路的電路圖；
[0022]圖5是圖1中的第η+3級的移