移位寄存器單元、柵線驅(qū)動裝置以及驅(qū)動方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及顯示技術(shù)領(lǐng)域，具體涉及一種移位寄存器單元、包括該移位寄存器單元的柵線驅(qū)動裝置以及用于該移位寄存器單元的驅(qū)動方法。
【背景技術(shù)】
[0002]在顯示技術(shù)領(lǐng)域，諸如液晶顯示的像素陣列通常包括交錯的多行柵線和多列數(shù)據(jù)線。其中，對柵線的驅(qū)動可以通過貼附的集成驅(qū)動電路實(shí)現(xiàn)。近幾年隨著非晶硅薄膜工藝的不斷提高，也可以將柵線驅(qū)動電路集成在薄膜晶體管陣列基板上構(gòu)成GOA(Gate driverOn Array)來對柵線進(jìn)行驅(qū)動。
[0003]其中，可以采用由多個(gè)移位寄存器單元構(gòu)成GOA為像素陣列的多行柵線提供開關(guān)信號，從而控制多行柵線依序打開，并由數(shù)據(jù)線向像素陣列中對應(yīng)行的像素通過顯示數(shù)據(jù)信號，以形成顯示圖像的各灰階所需要的灰度電壓，進(jìn)而顯示每一幀圖像。
[0004]現(xiàn)有的柵線驅(qū)動裝置中，在當(dāng)前級移位寄存器單元完成輸出之后，為對移位寄存器單元的輸出端進(jìn)行復(fù)位，通常采用來自于下一級移位寄存器單元的輸出信號作為當(dāng)前級移位寄存器單元的復(fù)位信號來控制下拉晶體管以便對當(dāng)前級移位寄存器單元的輸出端進(jìn)行復(fù)位。然而，由于對移位寄存器單元的輸出端進(jìn)行下拉的晶體管的尺寸一般較大，使用效率低，不利于減小電路尺寸和功耗；同時(shí)，對上一級移位寄存器單元的復(fù)位和下一級移位寄存器單元的觸發(fā)都是由本級移位寄存器單元的輸出晶體管輸出的信號完成的，因此，本級移位寄存器單元的輸出晶體管的負(fù)載較大，導(dǎo)致信號輸出延遲；另外，如果輸出晶體管出現(xiàn)故障，不但導(dǎo)致向本級對應(yīng)的柵線輸出的信號不良，而且會導(dǎo)致上一級和下一級對應(yīng)的柵線輸出故障。

【發(fā)明內(nèi)容】

[0005]針對以上問題，本公開提出了一種移位寄存器單元、包括多級移位寄存器單元的柵線驅(qū)動裝置以及驅(qū)動方法，可以減小GOA整體結(jié)構(gòu)的尺寸，降低功耗，并且減少信號的延遲，改善信號波形，同時(shí)提高GOA電路整體的可靠性。
[0006]根據(jù)本公開的一方面，提出了一種移位寄存器單元，包括:輸入模塊，連接在輸入端和上拉節(jié)點(diǎn)之間，被配置為在輸入端接收到來自上一級的觸發(fā)信號時(shí)，對上拉節(jié)點(diǎn)進(jìn)行充電；輸出模塊，連接在上拉節(jié)點(diǎn)、第一時(shí)鐘信號端和輸出端之間，被配置在上拉節(jié)點(diǎn)的控制下，將第一時(shí)鐘信號端接入的第一時(shí)鐘信號輸出到輸出端；上拉節(jié)點(diǎn)復(fù)位模塊，連接在復(fù)位端、下拉節(jié)點(diǎn)和上拉節(jié)點(diǎn)之間，被配置為在復(fù)位端輸入的復(fù)位信號或者下拉節(jié)點(diǎn)的電平的控制下，對上拉節(jié)點(diǎn)進(jìn)行復(fù)位；輸出復(fù)位模塊，連接在第二時(shí)鐘信號端、下拉節(jié)點(diǎn)和輸出端之間，被配置為第二時(shí)鐘信號端接入的第二時(shí)鐘信號或者下拉節(jié)點(diǎn)的電平的控制下，對輸出端進(jìn)行復(fù)位。
[0007]可選的，該移位寄存器單元，還包括:下拉節(jié)點(diǎn)電平控制模塊，連接第一時(shí)鐘信號端、第二時(shí)鐘信號端、下拉節(jié)點(diǎn)和上拉節(jié)點(diǎn)之間，被配置為在第一時(shí)鐘信號端接入的第一時(shí)鐘信號、第二時(shí)鐘信號端接入的第二時(shí)鐘信號和上拉節(jié)點(diǎn)的電平中至少一個(gè)的控制下，對下拉節(jié)點(diǎn)的電平進(jìn)行控制。
[0008]可選地，該移位寄存器單元，還包括:觸發(fā)模塊，連接在上拉節(jié)點(diǎn)和第一時(shí)鐘信號端之間，被配置為下一級移位寄存器單元提供觸發(fā)信號。
[0009]可選地，該移位寄存器單元，還包括:復(fù)位信號輸出模塊，連接在上拉節(jié)點(diǎn)和第一時(shí)鐘信號端之間，被配置為為上一級移位寄存器單元提供復(fù)位信號。
[0010]可選地，該移位寄存器單元，還包括:初始化模塊，連接在初始信號輸入端和上拉節(jié)點(diǎn)之間，被配置為對上拉節(jié)點(diǎn)的電平進(jìn)行初始化。
[0011]可選地，在該移位寄存器單元中，輸入模塊包括:第一晶體管，其控制極連接到輸入端，輸入極連接到第一電平輸入端，輸出極連接到上拉節(jié)點(diǎn)。
[0012]可選地，在該移位寄存器單元中，輸出模塊包括:第二晶體管，其控制極連接到上拉節(jié)點(diǎn)，輸入極連接到第一時(shí)鐘信號端，輸出極連接到輸出端；以及電容，與第二晶體管的柵極和源極并聯(lián)。
[0013]可選地，在該移位寄存器單元中，上拉節(jié)點(diǎn)復(fù)位模塊包括:第三晶體管，其控制極連接到復(fù)位端，輸入極連接到上拉節(jié)點(diǎn)，輸出極連接到第二電平輸入端；以及第四晶體管，其控制極連接到下拉節(jié)點(diǎn)，輸入極連接到上拉節(jié)點(diǎn)，輸出極連接到第二電平輸入端。
[0014]可選地，在該移位寄存器單元中，輸出復(fù)位模塊包括:第五晶體管，其控制極連接到第二時(shí)鐘信號端，輸入極連接輸出端，輸出極連接第二電平輸入端；以及第六晶體管，其控制極連接到下拉節(jié)點(diǎn)，輸入極連接到輸出端，輸出極連接到第二電平輸入端。
[0015]可選地，在該移位寄存器單元中，所述下拉節(jié)點(diǎn)電平控制模塊包括:第七晶體管，其控制極與輸入極連接，并且連接到第二時(shí)鐘信號端；第八晶體管，其控制極連接到上拉節(jié)點(diǎn)，輸入極連接到第二電平輸入端，輸出極連接到第七晶體管的輸出極；第九晶體管，其控制極連接到第七晶體管的輸出極，輸入極連接到第二時(shí)鐘信號端，輸出極連接到下拉節(jié)點(diǎn)；第十晶體管，其控制極連接到上拉節(jié)點(diǎn)，輸入極連接到下拉節(jié)點(diǎn)，輸出極連接到第二電平輸入端；以及第十一晶體管，其控制極連接到第一時(shí)鐘信號端，輸入極連接到第二電平輸入端，輸出極連接到第九晶體管的柵極。
[0016]可選地，在該移位寄存器單元中，所述觸發(fā)模塊包括:第十二晶體管，其控制極連接到上拉節(jié)點(diǎn)，輸入極連接到第一時(shí)鐘信號端，輸出極連接到觸發(fā)信號輸出端。
[0017]可選地，在該移位寄存器單元中，所述復(fù)位信號輸出模塊包括:第十三晶體管，其控制極連接到上拉節(jié)點(diǎn)，輸入極連接到第一時(shí)鐘信號端，輸出極連接到復(fù)位信號輸出端。
[0018]可選地，在該移位寄存器單元中，所述初始化模塊包括:第十四晶體管，其控制極連接到初始信號輸入端，輸入極連接到上拉節(jié)點(diǎn)，輸出極連接到第二電平輸入端。
[0019]根據(jù)本公開的另一方面，提出了一種柵線驅(qū)動裝置，包括多級級聯(lián)的如上所述的移位寄存器單元，其中每一級移位寄存器單元的輸出端連接到對應(yīng)的一條柵線；其中，奇數(shù)級移位寄存器單元的第一時(shí)鐘信號端和第二時(shí)鐘信號端分別連接到第一時(shí)鐘信號和第二時(shí)鐘信號，奇數(shù)級移位寄存器單元的觸發(fā)信號端連接到之后間隔一級的奇數(shù)級移位寄存器單元的輸入端，奇數(shù)級移位寄存器單元的復(fù)位信號輸出端連接到之前間隔兩級的偶數(shù)級移位寄存器單元的復(fù)位端；偶數(shù)級移位寄存器單元的第一時(shí)鐘信號端和第二時(shí)鐘信號端分別連接到第三時(shí)鐘信號和第四時(shí)鐘信號，偶數(shù)級移位寄存器單元的觸發(fā)信號端連接到之后間隔一級的偶數(shù)級移位寄存器單元的輸入端，偶數(shù)級移位寄存器單元的復(fù)位信號輸出端連接到之前間隔兩級的奇數(shù)級移位寄存器單元的復(fù)位端，其中，第一、第二、第三和第四時(shí)鐘信號的周期相同，并且第一和第二時(shí)鐘信號的時(shí)序相反，第三和第四時(shí)鐘信號的時(shí)序相反，且第三時(shí)鐘信號滯后于第一時(shí)鐘信號四分之一周期。
[0020]根據(jù)本公開的又一方面，提出了一種應(yīng)用于上述移位寄存器單元的驅(qū)動方法，包括:向輸入端輸入有效電平，將上拉節(jié)點(diǎn)充電到第一高電平；第一時(shí)鐘信號端輸入高電平，上拉節(jié)點(diǎn)控制輸出模塊開啟，向柵線輸出高電平的第一時(shí)鐘信號；經(jīng)過電容的自舉效應(yīng)，將上拉節(jié)點(diǎn)的電平從第一高電平升高到第二高電平；向第一時(shí)鐘信號端輸入低電平，輸出模塊保持導(dǎo)通，向柵線輸出低電平的第一時(shí)鐘信號，經(jīng)過電容耦合將上拉節(jié)點(diǎn)的電平從第二高電平降低到第一高電平；向復(fù)位端輸入有效復(fù)位電平，將上拉節(jié)點(diǎn)放電拉低到低電平，關(guān)閉輸出模塊；以及第二時(shí)鐘信號端輸入的高電平為下拉節(jié)點(diǎn)充電，開啟下拉節(jié)點(diǎn)電平控制模塊，將上拉節(jié)點(diǎn)和輸出端分別下拉到低電平。
[0021]在根據(jù)本公開實(shí)施例的移位寄存器單元、柵線驅(qū)動裝置以及相應(yīng)的驅(qū)動方法中，對上拉節(jié)點(diǎn)的復(fù)位進(jìn)行了延遲，延長了輸出晶體管的導(dǎo)通時(shí)間，從而可以利用輸出晶體管在延長的導(dǎo)通時(shí)間內(nèi)輸出低電平的時(shí)鐘信號來實(shí)現(xiàn)對柵線信號的下拉控制，消除了專用于下拉輸出端的大尺寸晶體管；將為本級移位寄存器單元對應(yīng)的柵線提供的驅(qū)動信號與為下一級移位寄存器單元提供的觸發(fā)信號和/或?yàn)榍耙患壱莆患拇嫫鲉卧峁┑膹?fù)位信號相分離，減少信號延遲，改善信號波形，并且減小在本級移位寄存器單元中的輸出晶體管發(fā)生故障時(shí)對整個(gè)柵線驅(qū)動裝置的影響，提高電路的可靠性；同時(shí)，在本級移位寄存器單元中的輸出晶體管發(fā)生故障時(shí)，便于直接根據(jù)對應(yīng)的柵線的掃描不良對故障點(diǎn)進(jìn)行定位。
【附圖說明】
[0022]為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對實(shí)施例的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅涉及本發(fā)明的一些實(shí)施例，而非對本發(fā)明的限制。
[0023]圖1圖示了一種已知的移位寄存器單元的電路結(jié)構(gòu)；
[0024]圖2圖示了可用于該已知的移位寄存器單元的有關(guān)信號時(shí)序；
[0025]圖3是根據(jù)本公開一實(shí)施例的移位寄存器單元的框圖；
[0026]圖4圖示了根據(jù)本公開一實(shí)施例的移位寄存器單元的電路結(jié)構(gòu)；