移位寄存器、柵極驅(qū)動(dòng)電路單元、柵極驅(qū)動(dòng)電路及顯示器的制造方法
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及顯示器領(lǐng)域，具體涉及一種移位寄存器、柵極驅(qū)動(dòng)電路單元、柵極驅(qū)動(dòng)電路和顯不器。
【背景技術(shù)】
[0002]液晶顯示器(IXD)是目前最常用的主流顯示器。傳統(tǒng)的液晶顯示器是利用外部驅(qū)動(dòng)芯片電路驅(qū)動(dòng)面板上的薄膜液晶管來實(shí)現(xiàn)圖像顯示。隨著技術(shù)的不斷發(fā)展，柵極驅(qū)動(dòng)電路(Gate driver on array, GOA)被廣泛用于IXD面板中，能夠減少外圍IC的數(shù)量及相應(yīng)的連接線數(shù)量，從而減少顯示模組的成本。
[0003]在柵極驅(qū)動(dòng)電路中，其輸出電壓在大部分工作時(shí)間內(nèi)處于低電平狀態(tài)，而由于時(shí)鐘饋通效應(yīng)的存在，時(shí)鐘線或數(shù)據(jù)線上電壓的跳變會(huì)使輸出低電平抬高，所以需要低電平維持電路來抑制時(shí)鐘饋通效應(yīng)。在常規(guī)的柵極驅(qū)動(dòng)電路里，每一級(jí)移位寄存器電路都要有獨(dú)立的低電平維持電路，這樣需要的晶體管數(shù)量較多，電路結(jié)構(gòu)復(fù)雜，柵極驅(qū)動(dòng)電路所占面積也較大。圖1為現(xiàn)有的一種移位寄存器的電路原理圖，包含16個(gè)晶體管和一個(gè)電容，其中每個(gè)晶體管均包括源極、柵極和漏極。在該移位寄存器中，第一晶體管Tll的漏極、第二晶體管T21和第三晶體管T22的柵極、第十二晶體管T51和第十六晶體管T72的漏極、第一電容的一端交匯形成節(jié)點(diǎn)Q。第六晶體管T33的柵極、第五晶體管T32和第七晶體管T34的漏極交匯形成節(jié)點(diǎn)P。第十晶體管T43的柵極、第九晶體管T42和第十一晶體管T44的漏極交匯而形成節(jié)點(diǎn)K。第一晶體管Tll作為信號(hào)輸入管在控制信號(hào)ST (n-2)作用下，接收前兩級(jí)的信號(hào)G(n-2)為驅(qū)動(dòng)管T21和下兩級(jí)信號(hào)發(fā)生管T22提供預(yù)充電壓，T22產(chǎn)生控制信號(hào)ST(η)。受第一低頻時(shí)鐘信號(hào)LCl控制的第一低電平維持模塊由第四晶體管Τ31、第五晶體管Τ32、第六晶體管Τ33和第七晶體管Τ34構(gòu)成。受第二低頻時(shí)鐘信號(hào)LC2控制的第二低電平維持模塊由第八晶體管Τ41、第九晶體管Τ42、第十晶體管Τ43和第十一晶體管Τ44組成。第十二晶體管Τ51和第十三晶體管Τ52在第η+2級(jí)輸出的控制下，分別使輸出電壓G(η)和Q點(diǎn)電壓耦合到低電平。第十四晶體管Τ61在該電路中起到雙重作用:給Q點(diǎn)預(yù)充電；在預(yù)充電階段，將P點(diǎn)和K點(diǎn)電位下拉，使Τ33和Τ43截止。
[0004]上述移位寄存器使用的晶體管數(shù)量多，導(dǎo)致柵極驅(qū)動(dòng)電路所占面積大，不利于制成窄邊框的顯示面板；同時(shí)，晶體管數(shù)量太多容易導(dǎo)致柵極驅(qū)動(dòng)電路良率下降。

【發(fā)明內(nèi)容】

[0005]本申請(qǐng)?zhí)峁┮环N移位寄存器、柵極驅(qū)動(dòng)電路單元、柵極驅(qū)動(dòng)電路及顯示器。
[0006]根據(jù)本申請(qǐng)的第一方面，提供一種移位寄存器，包括信號(hào)輸入模塊、信號(hào)輸出模塊、上拉模塊和復(fù)位模塊；
信號(hào)輸入模塊用于接收外部啟動(dòng)信號(hào)和第一時(shí)鐘信號(hào)，并使信號(hào)輸出模塊導(dǎo)通；
信號(hào)輸出模塊的第一輸入端與信號(hào)輸入模塊的輸出端I禹合于第一節(jié)點(diǎn)，信號(hào)輸出模塊的第二輸入端用于接收外部第二時(shí)鐘信號(hào)，信號(hào)輸出模塊在導(dǎo)通后從輸出端輸出掃描信號(hào);
上拉模塊的一端耦合至第一節(jié)點(diǎn)，另一端耦合至信號(hào)輸出模塊的輸出端，上拉模塊用于提高第一節(jié)點(diǎn)的電壓；
復(fù)位模塊用于將第一節(jié)點(diǎn)的電壓拉向低電平；
第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的周期相同、占空比相等，第一時(shí)鐘信號(hào)的高電平早于第二時(shí)鐘信號(hào)的高電平，且第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)時(shí)域上存在交疊部分。
[0007]作為一種實(shí)施方式，信號(hào)輸入模塊包括第一晶體管和第二晶體管；
第一晶體管的控制極、第一晶體管的第一電流導(dǎo)通極和第二晶體管的第一電流導(dǎo)通極耦合作為信號(hào)輸入模塊的輸入端，用于接收外部啟動(dòng)信號(hào)，第一晶體管的第二電流導(dǎo)通極和第二晶體管的第二電流導(dǎo)通極耦合至第一節(jié)點(diǎn)，第二晶體管的控制極用于接收第一時(shí)鐘信號(hào)。
[0008]作為一種實(shí)施方式，信號(hào)輸出模塊包括第三晶體管，第三晶體管的控制極耦合至第一節(jié)點(diǎn)，第三晶體管的第一電流導(dǎo)通極用于接收第二時(shí)鐘信號(hào)，第三晶體管的第二電流導(dǎo)通極用于輸出掃描信號(hào)。
[0009]作為一種實(shí)施方式，上拉模塊，包括第一電容，第一電容的一端耦合至第一節(jié)點(diǎn)，另一端耦合至第三晶體管的第二電流導(dǎo)通極。
[0010]作為一種實(shí)施方式，復(fù)位模塊，包括復(fù)用的第二晶體管，用于在下拉階段給第一節(jié)點(diǎn)放電。
[0011]根據(jù)本申請(qǐng)的第二方面，提供一種柵極驅(qū)動(dòng)電路單元，包括下拉模塊和多個(gè)本申請(qǐng)第一方面提供的移位寄存器；
多個(gè)移位寄存器采用級(jí)聯(lián)方式連接，第一級(jí)移位寄存器的輸入端接外部啟動(dòng)信號(hào)，下一級(jí)移位寄存器中信號(hào)輸入模塊的輸入端耦合至上一級(jí)移位寄存器中信號(hào)輸出模塊的輸出端；下一級(jí)移位寄存器中第二晶體管的控制極耦合至上一級(jí)移位寄存器中第三晶體管的第一電流導(dǎo)通極，第一級(jí)移位寄存器中第二晶體管的控制極耦合至最后一級(jí)移位寄存器中第三晶體管的第一電流導(dǎo)通極；多個(gè)移位寄存器共用下拉模塊；
下拉模塊用于將多個(gè)移位寄存器輸出的掃描信號(hào)拉向低電平；
每一級(jí)移位寄存器的第一時(shí)鐘信號(hào)輸入端耦合至上一級(jí)移位寄存器的本級(jí)時(shí)鐘信號(hào)，第一級(jí)移位寄存器的第一時(shí)鐘信號(hào)輸入端耦合至末級(jí)移位寄存器的本級(jí)時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸入端接本級(jí)時(shí)鐘信號(hào)；多個(gè)移位寄存器的本級(jí)時(shí)鐘信號(hào)周期相同、占空比相等，且相鄰移位寄存器的本級(jí)時(shí)鐘信號(hào)之間時(shí)域上存在交疊部分。
[0012]優(yōu)選地，第一級(jí)移位寄存器還包括時(shí)鐘饋通抑制模塊，時(shí)鐘饋通抑制模塊包括第二電容、第四晶體管和第五晶體管；
第二電容的一端耦合至第三晶體管的第一電流導(dǎo)通極，另一端耦合至第四晶體管的第一電流導(dǎo)通極和第五晶體管的控制極；第四晶體管的控制極耦合至第一節(jié)點(diǎn)，第二電流導(dǎo)通極接外部低電平信號(hào)；第五晶體管的第一電流導(dǎo)通極耦合至第一節(jié)點(diǎn)，第二電流導(dǎo)通極接外部低電平信號(hào)。
[0013]優(yōu)選地，下拉模塊包括第一下拉電路和第二下拉電路，第一下拉電路和第二下拉電路結(jié)構(gòu)相同；
第一下拉電路由第一低頻時(shí)鐘信號(hào)控制，第二下拉電路由第二低頻時(shí)鐘信號(hào)控制，第一低頻時(shí)鐘信號(hào)和第二低頻時(shí)鐘信號(hào)為相位互補(bǔ)的低頻信號(hào)，第一低頻時(shí)鐘信號(hào)和第二低頻時(shí)鐘信號(hào)的周期為幀頻的整數(shù)倍。
[0014]作為一種實(shí)施方式，柵極驅(qū)動(dòng)電路由四級(jí)移位寄存器級(jí)聯(lián)而成，第一下拉電路包括第一下拉晶體管、第二下拉晶體管、第三下拉晶體管、第四下拉晶體管、第五下拉晶體管、第六下拉晶體管、第七下拉晶體管和第八下拉晶體管；
第一下拉晶體管的控制極和第一電流導(dǎo)通極用于接收第一低頻時(shí)鐘信號(hào)，第二電流導(dǎo)通極耦合至第二節(jié)點(diǎn)；第二下拉晶體管的控制極和第一電流導(dǎo)通極耦合至第二節(jié)點(diǎn)，第二下拉晶體管的第二電流導(dǎo)通極耦合至第一下拉晶體管的第一電流導(dǎo)通極；第三下拉晶體管的控制極耦合至第一級(jí)移位寄存器的第一節(jié)點(diǎn)，第一電流導(dǎo)通極耦合至第二節(jié)點(diǎn)，第二電流導(dǎo)通極接外部低電平信號(hào)；第四下拉晶體管的控制極耦合至第三級(jí)移位寄存器的第一節(jié)點(diǎn)，第一電流導(dǎo)通極耦合至第二節(jié)點(diǎn)，第二電流導(dǎo)通極接外部低電平信號(hào)；第五下拉晶體管的控制極耦合至第二節(jié)點(diǎn)，第一電流導(dǎo)通極耦合至第一級(jí)移位寄存器的輸出端，第二電流導(dǎo)通極接外部低電平信號(hào)；第六下拉晶體管的控制極耦合至第二節(jié)點(diǎn)，第一電流導(dǎo)通極耦合至第二級(jí)移位寄存器的輸出端，第二電流導(dǎo)通極接外部低電平信號(hào)；第七下拉晶體管的控制極耦合至第二節(jié)點(diǎn)，第一電流導(dǎo)通極耦合至第三級(jí)移位寄存器的輸出端，第二電流導(dǎo)通極接外部低電平信號(hào)；第八下拉晶體管的控制極耦合至第二節(jié)點(diǎn)，第一電流導(dǎo)通極耦合至第四級(jí)移位寄存器的輸出端，第二電流導(dǎo)通極接外部低電平信號(hào)；
或者，柵極驅(qū)動(dòng)電路由三級(jí)移位寄存器級(jí)聯(lián)而成，第一下拉電路包括第一下拉晶體管、第二下拉晶體管、第三下拉晶體管、第四下拉晶體管、第五下拉晶體管、第六下拉晶體管和第七下拉晶體管；
第一下拉晶體管的控制極和第一電流導(dǎo)通極用于接收第一低頻時(shí)鐘信號(hào)，第二電流導(dǎo)通極耦合至第二節(jié)點(diǎn)；第二下拉晶體管的控制極和第一電流導(dǎo)通極耦合至第二節(jié)點(diǎn)，第二電流導(dǎo)通極耦合至第一下拉晶體管的第一電流導(dǎo)通極極；第三下拉晶體管的控制極耦合至第一級(jí)移位寄存器的第一節(jié)點(diǎn)，第三下拉晶體管的第一電流導(dǎo)通極耦合至第二節(jié)點(diǎn)，第二電流導(dǎo)通極接外部低電平信號(hào)；第四下拉晶體管的控制極耦合至第二級(jí)移位寄存器的第一節(jié)點(diǎn)，第一電流導(dǎo)通極耦合至第二節(jié)點(diǎn)，第二電流導(dǎo)通極接外部低電平信號(hào)；第五下拉晶體管的控制極耦合至第二節(jié)點(diǎn)，第一電流導(dǎo)通極耦合至第一級(jí)移位寄存器的輸出端，第二電流導(dǎo)通極接外部低電平信號(hào)；第六下拉晶體管的控制極耦合至第二節(jié)點(diǎn)，第一電流導(dǎo)通極耦合至第二級(jí)移位寄存器的輸出端，第二電流導(dǎo)通極接外部低電平信號(hào)；第七下拉晶體管的控制極耦合至第二節(jié)點(diǎn)，第一電流導(dǎo)通極耦合至第三級(jí)移位寄存器的輸出端，第二電流導(dǎo)通極接外部低電平信號(hào)。
[0015]根據(jù)本申請(qǐng)的第三方面，提供一種柵極驅(qū)動(dòng)電路，包括多個(gè)本申請(qǐng)第二方面提供的柵極驅(qū)動(dòng)電路單元，多個(gè)柵極驅(qū)動(dòng)電路單元級(jí)聯(lián)，上一級(jí)柵極驅(qū)動(dòng)電路單元的末級(jí)移位寄存器的輸出作為下一級(jí)柵極驅(qū)動(dòng)電路單元的輸入，第一級(jí)柵極驅(qū)動(dòng)電路單元的輸入端接外部啟動(dòng)信號(hào)；多個(gè)柵極驅(qū)動(dòng)電路單元中移位寄存