本公開(kāi)屬于顯示，具體涉及一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。

背景技術(shù)：

1、隨著顯示面板分辨率(pixels?per?inch，ppi)的提高，柵極陣列集成驅(qū)動(dòng)(gatedrive?on?array，goa)電路的布局愈發(fā)困難。小尺寸顯示面板中，通常情況下goa子電路的縱向尺寸與一行像素的縱向尺寸基本一致。然而隨著ppi的提高，大尺寸顯示面板中，像素的縱向尺寸縮小，goa子電路(例如一個(gè)移位寄存器)的縱向尺寸保持原尺寸不變，因此一行像素的縱向尺寸就無(wú)法與一個(gè)goa子電路的縱向尺寸對(duì)齊。大尺寸顯示面板中，隨著像素行數(shù)的增加，goa子電路的個(gè)數(shù)增多，在確保窄邊框的前提下，就會(huì)產(chǎn)生goa子電路的縱向布局空間不足的問(wèn)題。若采用多列g(shù)oa子電路的布局方案，又會(huì)不可避免的增大邊框。因此，相關(guān)技術(shù)中無(wú)法在保證窄邊框的前提下，實(shí)現(xiàn)高ppi顯示面板的goa子電路布局。

技術(shù)實(shí)現(xiàn)思路

1、本公開(kāi)旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問(wèn)題之一，提供一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。

2、第一方面，解決本公開(kāi)技術(shù)問(wèn)題所采用的技術(shù)方案是一種移位寄存器，包括輸入控制子電路、級(jí)聯(lián)傳遞子電路和輸出子電路；

3、所述輸入控制子電路，被配置為響應(yīng)于信號(hào)輸入端傳遞的輸入信號(hào)，控制第一節(jié)點(diǎn)的電位；響應(yīng)于第一時(shí)鐘信號(hào)端傳輸?shù)牡谝粫r(shí)鐘信號(hào)，控制第二節(jié)點(diǎn)的電位；

4、所述級(jí)聯(lián)傳遞子電路，被配置為響應(yīng)于第一控制信號(hào)端傳遞的第一控制信號(hào)，將所述第一節(jié)點(diǎn)的信號(hào)寫入第三節(jié)點(diǎn)；響應(yīng)于所述第三節(jié)點(diǎn)的信號(hào)，將第二時(shí)鐘信號(hào)端傳遞的第二時(shí)鐘信號(hào)通過(guò)級(jí)聯(lián)傳遞端輸出；或者，響應(yīng)于所述第二節(jié)點(diǎn)的信號(hào)，將第一電源端傳遞的第一電源信號(hào)通過(guò)所述級(jí)聯(lián)傳遞端輸出；

5、所述輸出子電路包括多個(gè)輸出單元；所述輸出單元，被配置為響應(yīng)于第二控制信號(hào)端傳遞的第二控制信號(hào)，將所述第一節(jié)點(diǎn)的信號(hào)寫入第四節(jié)點(diǎn)；響應(yīng)于所述第四節(jié)點(diǎn)的信號(hào)，將第三時(shí)鐘信號(hào)端傳遞的第三時(shí)鐘信號(hào)通過(guò)第一輸出端輸出；或者，響應(yīng)于所述第二節(jié)點(diǎn)的信號(hào)，將第二電源端傳遞的第二電源信號(hào)通過(guò)所述第一輸出端輸出。

6、在一些實(shí)施例中，各個(gè)所述輸出單元的第一輸出端均不相同；不同的所述第一輸出端電連接不同的柵線。

7、在一些實(shí)施例中，所述第一控制信號(hào)和所述第二控制信號(hào)均為交流信號(hào)。

8、在一些實(shí)施例中，所述第二時(shí)鐘信號(hào)的有效電位為第一電壓，無(wú)效電位為所述第二電壓；所述第三時(shí)鐘信號(hào)的有效電位為所述第一電壓，無(wú)效電位為所述第二電壓；所述第一電壓高于所述第二電壓；

9、所述第一控制信號(hào)的有效電位為第三電壓，無(wú)效電位為第四電壓；所述第二控制信號(hào)的有效電位為第三電壓，無(wú)效電位為第四電壓；所述第三電壓高于所述第四電壓；

10、所述第三電壓等于所述第一電壓；所述第四電壓高于所述第二電壓與所述閾值電壓的加和。

11、在一些實(shí)施例中，所述第二時(shí)鐘信號(hào)端與所述第三時(shí)鐘信號(hào)端不同；各個(gè)所述輸出單元的第三時(shí)鐘信號(hào)端均不相同。

12、在一些實(shí)施例中，所述第一時(shí)鐘信號(hào)的有效電位為第一電壓，無(wú)效電位為所述第二電壓；所述第一電壓高于所述第二電壓；

13、所述第二時(shí)鐘信號(hào)的有效電位為第一電壓，無(wú)效電位為所述第二電壓；

14、所述第三時(shí)鐘信號(hào)的有效電位為所述第一電壓，無(wú)效電位為所述第二電壓。

15、在一些實(shí)施例中，所述級(jí)聯(lián)傳遞子電路的第一控制信號(hào)端、以及各個(gè)所述輸出單元的第二控制信號(hào)端均相同。

16、在一些實(shí)施例中，所述級(jí)聯(lián)傳遞子電路包括第九晶體管、第三晶體管、第四晶體管和第一電容；

17、所述第九晶體管的控制極電連接第一控制信號(hào)端，第一極電連接所述第三節(jié)點(diǎn)，第二極電連接所述第一節(jié)點(diǎn)；

18、所述第三晶體管的控制極電連接所述第三節(jié)點(diǎn)，第一極電連接所述第二時(shí)鐘信號(hào)端，第二極電連接所述級(jí)聯(lián)傳遞端；

19、所述第四晶體管的控制極電連接所述第二節(jié)點(diǎn)，第一極電連接所述級(jí)聯(lián)傳遞端，第二極電連接所述第一電源端；

20、所述第一電容的第一極板電連接所述第三節(jié)點(diǎn)，第二極板電連接所述級(jí)聯(lián)傳遞端。

21、在一些實(shí)施例中，所述輸出單元包括第十晶體管、第十一晶體管、第十二晶體管和第二電容；

22、所述第十晶體管的控制極電連接第二控制信號(hào)端，第一極電連接所述第四節(jié)點(diǎn)，第二極電連接所述第一節(jié)點(diǎn)；

23、所述第十一晶體管的控制極電連接所述第四節(jié)點(diǎn)，第一極電連接所述第三時(shí)鐘信號(hào)端，第二極電連接所述第一輸出端；

24、所述第十二晶體管的控制極電連接所述第二節(jié)點(diǎn)，第一極電連接所述第一輸出端，第二極電連接所述第二電源端；

25、所述第二電容的第一極板電連接所述第四節(jié)點(diǎn)，第二極板電連接所述第一輸出端。

26、在一些實(shí)施例中，所述輸入控制子電路包括第一晶體管、第二晶體管、第五晶體管、第六晶體管、第七晶體管和第三電容；

27、所述第一晶體管的控制極電連接所述信號(hào)輸入端，第一極電連接第三電源端，第二極電連接所述第一節(jié)點(diǎn)；

28、所述第二晶體管的控制極電連接第一復(fù)位控制端，第一極電連接所述第一節(jié)點(diǎn)，第二極電連接第四電源端；

29、所述第五晶體管的控制極電連接所述第二節(jié)點(diǎn)，第一極電連接所述第一節(jié)點(diǎn)，第二極電連接所述第一電源端；

30、所述第六晶體管的控制極電連接所述第一節(jié)點(diǎn)，第一極電連接所述第二節(jié)點(diǎn)，第二極電連接所述第一電源端；

31、所述第七晶體管的控制極電連接所述第一時(shí)鐘信號(hào)端，第一極電連接所述第一時(shí)鐘信號(hào)端，第二極電連接所述第二節(jié)點(diǎn)；

32、所述第三電容的第一極板電連接所述第二節(jié)點(diǎn)，第二極板電連接所述第一電源端。

33、在一些實(shí)施例中，所述移位寄存器還包括幀復(fù)位子電路；所述幀復(fù)位子電路包括第八晶體管；

34、所述第八晶體管的控制極電連接第二復(fù)位控制端，第一極電連接所述第一節(jié)點(diǎn)，第二極電連接所述第一電源端。

35、第二方面，本公開(kāi)實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，其包括n個(gè)級(jí)聯(lián)的、如第一方面中任一項(xiàng)所述的移位寄存器；

36、除了第一極移位寄存器之外，第i+1級(jí)所述移位寄存器的信號(hào)輸入端電連接第i級(jí)所述移位寄存器的級(jí)聯(lián)傳遞端；n為大于1的正整數(shù)，i為小于或等于n的正整數(shù)。

37、在一些實(shí)施例中，第i級(jí)所述移位寄存器的第一時(shí)鐘信號(hào)端電連接第i+1級(jí)所述移位寄存器的第二時(shí)鐘信號(hào)端；第i級(jí)所述移位寄存器的第二時(shí)鐘信號(hào)端電連接第i+1級(jí)所述移位寄存器的第一時(shí)鐘信號(hào)端。

38、第三方面，本公開(kāi)實(shí)施例還提供了一種移位寄存器的驅(qū)動(dòng)方法，其中，所述移位寄存器為如第一方面中任一項(xiàng)所述的移位寄存器；所述移位寄存器的驅(qū)動(dòng)方法包括：

39、在輸入階段，所述輸入控制子電路響應(yīng)于信號(hào)輸入端傳遞的輸入信號(hào)，控制第一節(jié)點(diǎn)的電位為第一電壓；所述級(jí)聯(lián)傳遞子電路響應(yīng)于第一控制信號(hào)的第三電壓，將所述第一節(jié)點(diǎn)的第一電壓寫入第三節(jié)點(diǎn)；所述輸出單元響應(yīng)于第二控制信號(hào)的第三電壓，將所述第一節(jié)點(diǎn)的第一電壓寫入第四節(jié)點(diǎn)；

40、在輸出階段，所述級(jí)聯(lián)傳遞子電路響應(yīng)于所述第三節(jié)點(diǎn)的第一電壓，將第二時(shí)鐘信號(hào)端傳遞的第二時(shí)鐘信號(hào)通過(guò)級(jí)聯(lián)傳遞端輸出；所述輸出單元響應(yīng)于所述第四節(jié)點(diǎn)的第一電壓，將第三時(shí)鐘信號(hào)端傳遞的第三時(shí)鐘信號(hào)通過(guò)第一輸出端輸出；

41、在復(fù)位階段，所述輸入控制子電路響應(yīng)于第一時(shí)鐘信號(hào)端傳輸?shù)牡谝粫r(shí)鐘信號(hào)，控制第二節(jié)點(diǎn)的電位為第一電壓，控制所述第一節(jié)點(diǎn)的電位為第二電壓；所述級(jí)聯(lián)傳遞子電路響應(yīng)于所述第二節(jié)點(diǎn)的第一電壓，將第一電源端傳遞的第一電源信號(hào)通過(guò)所述級(jí)聯(lián)傳遞端輸出；響應(yīng)于第一控制信號(hào)的第三電壓，將所述第一節(jié)點(diǎn)的第二電壓寫入第三節(jié)點(diǎn)；所述輸出單元響應(yīng)于所述第二節(jié)點(diǎn)的第一電壓，將第二電源端傳遞的第二電源信號(hào)通過(guò)所述第一輸出端輸出；響應(yīng)于第二控制信號(hào)的第三電壓，將所述第一節(jié)點(diǎn)的第二電壓寫入第四節(jié)點(diǎn)；

42、在保持階段，所述級(jí)聯(lián)傳遞子電路響應(yīng)于第一控制信號(hào)的第四電壓，將所述第一節(jié)點(diǎn)的第二電壓寫入第三節(jié)點(diǎn)；所述輸出單元響應(yīng)于第二控制信號(hào)的第四電壓，將所述第一節(jié)點(diǎn)的第二電壓寫入第四節(jié)點(diǎn)；

43、所述第一電壓高于所述第二電壓；所述第三電壓高于所述第四電壓；所述第三電壓等于所述第一電壓；所述第四電壓高于所述第二電壓與閾值電壓的加和。

44、在一些實(shí)施例中，在輸出階段，還包括：

45、所述級(jí)聯(lián)傳遞子電路在所述第三節(jié)點(diǎn)的第一電壓和所述第二時(shí)鐘信號(hào)的第一電壓的控制下，利用第一電容拉高高所述第三節(jié)點(diǎn)的第一電壓為第五電壓；

46、所述輸出單元在所述第四節(jié)點(diǎn)的第一電壓壓和所述第三時(shí)鐘信號(hào)的第一電壓的控制下，利用所述第一電容拉高所述第四節(jié)點(diǎn)的第一電壓為第五電壓。

47、在一些實(shí)施例中，各個(gè)所述輸出單元的第三時(shí)鐘信號(hào)的時(shí)序不同。

48、在一些實(shí)施例中，部分所述輸出單元的第三時(shí)鐘信號(hào)的時(shí)序相同，剩余部分所述輸出單元的第三時(shí)鐘信號(hào)的時(shí)序不同。

49、在一些實(shí)施例中，所述第一控制信號(hào)和所述第二控制信號(hào)均為交流信號(hào)；所述第一控制信號(hào)和所述第二控制信號(hào)的時(shí)序相同。

50、第四方面，本公開(kāi)實(shí)施例還提供了一種顯示裝置，其中，包括如第二方面所述的一種柵極驅(qū)動(dòng)電路。