本發(fā)明涉及顯示掃描技術(shù)領(lǐng)域，更為具體的說(shuō)，涉及一種單級(jí)掃描電路、雙級(jí)掃描電路、柵極驅(qū)動(dòng)電路及顯示裝置。

背景技術(shù)：

隨著電子技術(shù)的發(fā)展，顯示裝置已被廣泛應(yīng)用于各行領(lǐng)域和各種電子產(chǎn)品中，成為人們生活和工作不可或缺的一部分，如電視、手機(jī)、電腦、個(gè)人數(shù)字助理等?，F(xiàn)有的顯示裝置中，顯示裝置包括有柵極驅(qū)動(dòng)電路，柵極驅(qū)動(dòng)電路主要用于掃描多級(jí)柵極線(xiàn)，以通過(guò)掃描柵極線(xiàn)而對(duì)與柵極線(xiàn)電連接的像素陣列進(jìn)行掃描，進(jìn)而配合其他線(xiàn)路結(jié)構(gòu)而進(jìn)行畫(huà)面的顯示。由于人們對(duì)柵極驅(qū)動(dòng)電路的高穩(wěn)定性的需求，因此柵極驅(qū)動(dòng)電路的設(shè)計(jì)成為開(kāi)發(fā)者現(xiàn)今主要研究趨勢(shì)之一。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種單級(jí)掃描電路、雙級(jí)掃描電路、柵極驅(qū)動(dòng)電路及顯示裝置，通過(guò)第一耦合模塊和第二耦合模塊分別將反相的第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端的信號(hào)，耦合至第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)，進(jìn)而通過(guò)第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)分別控制的所述第一下拉控制模塊和第二下拉控制模塊交替工作，使得單級(jí)掃描電路的下拉功能全周期工作，保證單級(jí)掃描電路的穩(wěn)定性高，進(jìn)而保證柵極驅(qū)動(dòng)電路的穩(wěn)定性高。

為實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下：

一種單級(jí)掃描電路，所述單級(jí)掃描電路包括：輸入模塊、上拉節(jié)點(diǎn)、上拉控制模塊、第一下拉節(jié)點(diǎn)、第一下拉控制模塊、第二下拉節(jié)點(diǎn)、第二下拉控制模塊、第一耦合模塊、第二耦合模塊、輸出模塊和輸出端；

所述輸入模塊響應(yīng)于第一控制信號(hào)端的信號(hào)，而控制第一電壓端與所述上拉節(jié)點(diǎn)之間的接通狀態(tài)，以及響應(yīng)于第二控制端的信號(hào)，而控制第二電壓端與所述上拉節(jié)點(diǎn)之間的接通狀態(tài)，其中，所述第一電壓端和第二電壓端輸出的信號(hào)的電平相反；

所述上拉控制模塊響應(yīng)于所述上拉節(jié)點(diǎn)的信號(hào)，而控制所述第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)分別與所述第三電壓端之間的接通狀態(tài)；

所述第一下拉控制模塊響應(yīng)于所述第一下拉節(jié)點(diǎn)的信號(hào)，而控制所述上拉節(jié)點(diǎn)和輸出端分別與所述第三電壓端之間的接通狀態(tài)；

所述第二下拉控制模塊響應(yīng)于所述第二下拉節(jié)點(diǎn)的信號(hào)，而控制所述上拉節(jié)點(diǎn)和輸出端分別與所述第三電壓端之間的接通狀態(tài)；

所述第一耦合模塊用于將第一時(shí)鐘信號(hào)端的時(shí)鐘信號(hào)耦合至所述第一下拉節(jié)點(diǎn)，所述第二耦合模塊用于將第二時(shí)鐘信號(hào)端的時(shí)鐘信號(hào)耦合至所述第二下拉節(jié)點(diǎn)，在所述上拉控制模塊控制所述第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)均與所述第三電壓端之間接通時(shí)，所述第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)的信號(hào)為所述第三電壓端輸出的信號(hào)；以及，所述第一時(shí)鐘信號(hào)端與所述第二時(shí)鐘信號(hào)端的時(shí)鐘信號(hào)相位差為180度，以通過(guò)所述第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)分別控制的所述第一下拉控制模塊和第二下拉控制模塊交替工作，而控制所述上拉節(jié)點(diǎn)和輸出端均與所述第三電壓端之間接通；

以及，所述輸出模塊響應(yīng)于所述上拉節(jié)點(diǎn)的信號(hào)，而控制所述第一時(shí)鐘信號(hào)端與所述輸出端之間的接通狀態(tài)。

相應(yīng)的，本發(fā)明還提供了一種雙級(jí)掃描電路，所述雙級(jí)掃描電路包括第一單級(jí)掃描電路和第二單級(jí)掃描電路，所述第一單級(jí)掃描電路和第二單級(jí)掃描電路均為上述的單級(jí)掃描電路；

其中，所述第一單級(jí)掃描電路的第二耦合模塊復(fù)用所述第二單級(jí)掃描單元的第一耦合模塊，以及，所述第二單級(jí)掃描電路的第二耦合模塊復(fù)用所述第一單級(jí)掃描電路的第一耦合模塊。

相應(yīng)的，本發(fā)明還提供了一種柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路包括多級(jí)上述的單級(jí)掃描電路，或者，所述柵極驅(qū)動(dòng)電路包括多級(jí)上述的雙級(jí)掃描電路。

相應(yīng)的，本發(fā)明還提供了一種顯示裝置，所述顯示裝置包括上述的柵極驅(qū)動(dòng)電路。

相較于現(xiàn)有技術(shù)，本發(fā)明提供的技術(shù)方案至少具有以下優(yōu)點(diǎn)：

本發(fā)明提供了一種單級(jí)掃描電路、雙級(jí)掃描電路、柵極驅(qū)動(dòng)電路及顯示裝置，所述單級(jí)掃描電路包括：輸入模塊、上拉節(jié)點(diǎn)、上拉控制模塊、第一下拉節(jié)點(diǎn)、第一下拉控制模塊、第二下拉節(jié)點(diǎn)、第二下拉控制模塊、第一耦合模塊、第二耦合模塊、輸出模塊和輸出端，通過(guò)上述組成結(jié)構(gòu)之間的相互配合，進(jìn)而完成掃描柵極線(xiàn)的功能；以及，通過(guò)第一耦合模塊和第二耦合模塊分別將反相的第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端的信號(hào)，耦合至第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)，進(jìn)而通過(guò)第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)分別控制的所述第一下拉控制模塊和第二下拉控制模塊交替工作，使得單級(jí)掃描電路的下拉功能全周期工作，保證單級(jí)掃描電路的穩(wěn)定性高，進(jìn)而保證柵極驅(qū)動(dòng)電路的穩(wěn)定性高。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本申請(qǐng)實(shí)施例提供的一種單級(jí)掃描電路的結(jié)構(gòu)示意圖；

圖2為本申請(qǐng)實(shí)施例提供的另一種單級(jí)掃描電路的結(jié)構(gòu)示意圖；

圖3為本申請(qǐng)實(shí)施例提供的一種單級(jí)掃描電路相應(yīng)時(shí)序圖；

圖4為本申請(qǐng)實(shí)施例提供的一種雙級(jí)掃描電路的結(jié)構(gòu)示意圖；

圖5為本申請(qǐng)實(shí)施例提供的另一種雙級(jí)掃描電路的結(jié)構(gòu)示意圖；

圖6為本申請(qǐng)實(shí)施例提供的一種雙級(jí)掃描電路相應(yīng)時(shí)序圖；

圖7為本申請(qǐng)實(shí)施例提供的一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖8為本申請(qǐng)實(shí)施例提供的另一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖9為本申請(qǐng)實(shí)施例提供的一種顯示裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

正如背景技術(shù)所述，隨著電子技術(shù)的發(fā)展，顯示裝置已被廣泛應(yīng)用于各行領(lǐng)域和各種電子產(chǎn)品中，成為人們生活和工作不可或缺的一部分，如電視、手機(jī)、電腦、個(gè)人數(shù)字助理等?，F(xiàn)有的顯示裝置中，顯示裝置包括有柵極驅(qū)動(dòng)電路，柵極驅(qū)動(dòng)電路主要用于掃描多級(jí)柵極線(xiàn)，以通過(guò)掃描柵極線(xiàn)而對(duì)與柵極線(xiàn)電連接的像素陣列進(jìn)行掃描，進(jìn)而配合其他線(xiàn)路結(jié)構(gòu)而進(jìn)行畫(huà)面的顯示。由于人們對(duì)柵極驅(qū)動(dòng)電路的高穩(wěn)定性的需求，因此柵極驅(qū)動(dòng)電路的設(shè)計(jì)成為開(kāi)發(fā)者現(xiàn)今主要研究趨勢(shì)之一。

基于此，本申請(qǐng)實(shí)施例提供了一種單級(jí)掃描電路、雙級(jí)掃描電路、柵極驅(qū)動(dòng)電路及顯示裝置，通過(guò)第一耦合模塊和第二耦合模塊分別將反相的第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端的信號(hào)，耦合至第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)，進(jìn)而通過(guò)第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)分別控制的所述第一下拉控制模塊和第二下拉控制模塊交替工作，使得單級(jí)掃描電路的下拉功能全周期工作，保證單級(jí)掃描電路的穩(wěn)定性高，進(jìn)而保證柵極驅(qū)動(dòng)電路的穩(wěn)定性高。為實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下，具體結(jié)合圖1至圖9所示，對(duì)本申請(qǐng)實(shí)施例提供的技術(shù)方案進(jìn)行詳細(xì)的描述。

參考圖1所示，為本申請(qǐng)實(shí)施例提供的一種單級(jí)掃描電路的結(jié)構(gòu)示意圖，其中，所述單級(jí)掃描電路包括：輸入模塊100、上拉節(jié)點(diǎn)P、上拉控制模塊200、第一下拉節(jié)點(diǎn)Q1、第一下拉控制模塊310、第二下拉節(jié)點(diǎn)Q2、第二下拉控制模塊320、第一耦合模塊410、第二耦合模塊420、輸出模塊500和輸出端Gout；

所述輸入模塊100響應(yīng)于第一控制信號(hào)端Set的信號(hào)，而控制第一電壓端DIR1與所述上拉節(jié)點(diǎn)P之間的接通狀態(tài)，以及響應(yīng)于第二控制端Reset的信號(hào)，而控制第二電壓端DIR2與所述上拉節(jié)點(diǎn)P之間的接通狀態(tài)，其中，所述第一電壓端DIR1和第二電壓端DIR2輸出的信號(hào)的電平相反；

所述上拉控制模塊200響應(yīng)于所述上拉節(jié)點(diǎn)P的信號(hào)，而控制所述第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2分別與所述第三電壓端V3之間的接通狀態(tài)；

所述第一下拉控制模塊310響應(yīng)于所述第一下拉節(jié)點(diǎn)Q1的信號(hào)，而控制所述上拉節(jié)點(diǎn)P和輸出端Gout分別與所述第三電壓端V3之間的接通狀態(tài)；

所述第二下拉控制模塊320響應(yīng)于所述第二下拉節(jié)點(diǎn)Q2的信號(hào)，而控制所述上拉節(jié)點(diǎn)P和輸出端Gout分別與所述第三電壓端V3之間的接通狀態(tài)；

所述第一耦合模塊410用于將第一時(shí)鐘信號(hào)端CK1的時(shí)鐘信號(hào)耦合至所述第一下拉節(jié)點(diǎn)Q1，所述第二耦合模塊420用于將第二時(shí)鐘信號(hào)端CK2的時(shí)鐘信號(hào)耦合至所述第二下拉節(jié)點(diǎn)Q2，在所述上拉控制模塊200控制所述第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2均與所述第三電壓端V3之間接通時(shí)，所述第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2的信號(hào)為所述第三電壓端V3輸出的信號(hào)；以及，所述第一時(shí)鐘信號(hào)端CK1與所述第二時(shí)鐘信號(hào)端CK2的時(shí)鐘信號(hào)相位差為180度，以通過(guò)所述第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2分別控制的所述第一下拉控制模塊310和第二下拉控制模塊320交替工作，而控制所述上拉節(jié)點(diǎn)P和輸出端Gout均與所述第三電壓端V3之間接通；其中，第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端的有效電平相同；

以及，所述輸出模塊500響應(yīng)于所述上拉節(jié)點(diǎn)P的信號(hào)，而控制所述第一時(shí)鐘信號(hào)端CK1與所述輸出端Gout之間的接通狀態(tài)。

本申請(qǐng)實(shí)施例提供的單級(jí)掃描電路，包括：輸入模塊、上拉節(jié)點(diǎn)、上拉控制模塊、第一下拉節(jié)點(diǎn)、第一下拉控制模塊、第二下拉節(jié)點(diǎn)、第二下拉控制模塊、第一耦合模塊、第二耦合模塊、輸出模塊和輸出端，通過(guò)上述組成結(jié)構(gòu)之間的相互配合，進(jìn)而完成掃描柵極線(xiàn)的功能；以及，通過(guò)第一耦合模塊和第二耦合模塊分別將反相的第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端的信號(hào)，耦合至第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)，進(jìn)而通過(guò)第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)分別控制的所述第一下拉控制模塊和第二下拉控制模塊交替工作，使得單級(jí)掃描電路的下拉功能全周期工作，保證單級(jí)掃描電路的穩(wěn)定性高，進(jìn)而保證組成的柵極驅(qū)動(dòng)電路的穩(wěn)定性高。此外，該單級(jí)掃描電路的第一耦合模塊和第二耦合模塊分別連接第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端，不需要增加新的時(shí)鐘信號(hào)線(xiàn)，有利于節(jié)約移位寄存器的制作空間。

結(jié)合圖2所示，對(duì)本申請(qǐng)實(shí)施例提供的一種具體的單級(jí)掃描電路進(jìn)行詳細(xì)的描述。其中，圖2為本申請(qǐng)實(shí)施例提供的另一種單級(jí)掃描電路的結(jié)構(gòu)示意圖。

參考圖2所示，本申請(qǐng)實(shí)施例提供的所述輸入模塊100包括：第一晶體管T1和第二晶體管T2；

所述第一晶體管T1的柵極連接至所述第一控制信號(hào)端Set，所述第一晶體管T1的第一端連接至所述第一電壓端DIR1，所述第一晶體管T1的第二端連接至所述上拉節(jié)點(diǎn)P；所述第二晶體管T2的柵極連接至所述第二控制信號(hào)端Reset，所述第二晶體管T2的第一端連接至所述第二電壓端DIR2，所述第二晶體管T2的第二端連接至所述上拉節(jié)點(diǎn)P。

需要說(shuō)明的是，本申請(qǐng)實(shí)施例提供的第一晶體管T1和第二晶體管T2的導(dǎo)通類(lèi)型相同。另外，由于需要將上拉節(jié)點(diǎn)P的信號(hào)明確，故而，對(duì)于輸入模塊而言，在第一控制信號(hào)端Set控制上拉節(jié)點(diǎn)P與第一電壓端DIR1之間接通時(shí)，第二控制信號(hào)端Reset不能同時(shí)控制上拉節(jié)點(diǎn)P與第二電壓端DIR2之間接通；同樣的，在第二控制信號(hào)端Reset控制上拉節(jié)點(diǎn)P與第二電壓端DIR2之間接通時(shí)，第一控制信號(hào)端Set不能同時(shí)控制上拉節(jié)點(diǎn)P與第一電壓端DIR1之間接通；即，第一晶體管T1和第二晶體管T2不能同時(shí)導(dǎo)通。

參考圖2所示，本申請(qǐng)實(shí)施例提供的所述上拉控制模塊200包括：第三晶體管T3和第四晶體管T4；

所述第三晶體管T3和第四晶體管T4的柵極均連接至所述上拉節(jié)點(diǎn)P，所述第三晶體管T3和第四晶體管T4的第一端均連接至所述第三電壓端V3，所述第三晶體管T3的第二端連接至所述第一下拉節(jié)點(diǎn)Q1，所述第四晶體管T4的第二端連接至所述第二下拉節(jié)點(diǎn)Q2。

其中，在本申請(qǐng)一實(shí)施例中，第三晶體管T3和第四晶體管T4的導(dǎo)通類(lèi)型相同。

參考圖2所示，本申請(qǐng)實(shí)施例提供的所述第一下拉控制模塊310包括：第五晶體管T5和第六晶體管T6；

所述第五晶體管T5和第六晶體管T6的柵極均連接至所述第一下拉節(jié)點(diǎn)Q1，所述第五晶體管T5和第六晶體管T6的第一端均連接至所述第三電壓端V3，所述第五晶體管T5的第二端連接至所述上拉節(jié)點(diǎn)P，所述第六晶體T6的第二端連接至所述輸出端Gout。

其中，在本申請(qǐng)一實(shí)施例中，第五晶體管T5和第六晶體管T6的導(dǎo)通類(lèi)型相同。

參考圖2所示，本申請(qǐng)實(shí)施例提供的所述第二下拉控制模塊320包括：第七晶體管T7和第八晶體管T8；

所述第七晶體管T7和第八晶體管T8的柵極均連接至所述第二下拉節(jié)點(diǎn)Q2，所述第七晶體管T7和第八晶體管T8的第一端均連接至所述第三電壓端V3，所述第七晶體管T7的第二端連接至所述上拉節(jié)點(diǎn)P，所述第八晶體管T8的第二端連接至所述輸出端Gout。

其中，在本申請(qǐng)一實(shí)施例中，第七晶體管T7和第八晶體管T8的導(dǎo)通類(lèi)型相同。

參考圖2所示，本申請(qǐng)實(shí)施例提供的所述第一耦合模塊410包括第一電容C1，所述第二耦合模塊420包括第二電容C2；

所述第一電容C1的第一極板連接至所述第一時(shí)鐘信號(hào)端CK1，所述第一電容C1的第二極板連接至所述第一下拉節(jié)點(diǎn)Q1；所述第二電容C2的第一極板連接至所述第二時(shí)鐘信號(hào)端CK2，所述第二電容C2的第二極板連接至所述第二下拉節(jié)點(diǎn)Q2。

以及，參考圖2所示，本申請(qǐng)實(shí)施例提供的所述輸出模塊500包括：第九晶體管T9和第三電容C3；

所述第九晶體管T9的柵極連接至所述上拉節(jié)點(diǎn)P，所述第九晶體管T9的第一端連接至所述第一時(shí)鐘信號(hào)端CK1，所述第九晶體管T9的第二端連接至所述輸出端Gout；所述第三電容C3的第一極板連接至所述輸出端Gout，所述第三電容C3的第二極板連接至所述上拉節(jié)點(diǎn)P。

此外，圖2示出的單級(jí)掃描電路中，第一下拉控制模塊310和第一耦合模塊410與第二下拉控制模塊320和第二耦合模塊420的組成元件和連接方式基本一致，有利于簡(jiǎn)化電路版圖設(shè)計(jì)，降低成本。

下面結(jié)合驅(qū)動(dòng)方法對(duì)本申請(qǐng)實(shí)施例提供的單級(jí)掃描電路的各個(gè)組成模塊及組成模塊的晶體管和/或電容工作過(guò)程進(jìn)行進(jìn)一步描述。需要說(shuō)明的是，本申請(qǐng)實(shí)施例以第一晶體管T1至第九晶體管T9均為N型晶體管為例及以第三電壓端V3輸出低電平信號(hào)為例進(jìn)行說(shuō)明，其中，單級(jí)掃描電路輸出的有效掃描信號(hào)為高電平信號(hào)。

參考圖3所示，為本申請(qǐng)實(shí)施例提供的一種單級(jí)掃描電路對(duì)應(yīng)時(shí)序圖，其中，單級(jí)掃描電路在正向掃描時(shí)，其第一電壓端DIR1輸出高電平信號(hào)，而第二電壓端DIR2輸出低電平信號(hào)。其中，掃描過(guò)程分為第一階段S1、第二階段S2和第三階段S3。下面結(jié)合圖1至圖3對(duì)本申請(qǐng)實(shí)施例提供的單級(jí)掃描電路進(jìn)行詳細(xì)說(shuō)明。

在第一階段S1時(shí)，輸入模塊100響應(yīng)于第一控制信號(hào)端Set的信號(hào)，而控制上拉節(jié)點(diǎn)P與第一電壓端DIR1之間接通；其中，上拉控制模塊200響應(yīng)于上拉節(jié)點(diǎn)P的信號(hào)，而控制第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2分別與第三電壓端V3之間接通，使得第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2的信號(hào)均為第三電壓端V3輸出的低電平信號(hào)；以及，輸出模塊500響應(yīng)于上拉節(jié)點(diǎn)P的信號(hào)，而控制第一時(shí)鐘信號(hào)端CK1與輸出端Gout之間接通，將第一時(shí)鐘信號(hào)端CK1此時(shí)輸出的低電平信號(hào)傳輸至輸出端Gout。

結(jié)合圖2和圖3所示，在第一階段S1時(shí)，第一控制信號(hào)端Set輸出高電平信號(hào)，進(jìn)而控制第一晶體管T1導(dǎo)通，而將第一電壓端DIR1輸出的高電平信號(hào)傳輸至上拉節(jié)點(diǎn)P；其中，上拉節(jié)點(diǎn)P的高電平信號(hào)控制第三晶體管T3和第四晶體管T4導(dǎo)通，進(jìn)而將第三信號(hào)端V3的低電平信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2；以及，上拉節(jié)點(diǎn)P控制第九晶體管T9導(dǎo)通，將第一時(shí)鐘信號(hào)端CK1此時(shí)輸出的低電平信號(hào)傳輸至輸出端Gout。

在第二階段S2時(shí)，輸出模塊500將第一時(shí)鐘信號(hào)端CK1的信號(hào)耦合至上拉節(jié)點(diǎn)P，且輸出模塊500保持響應(yīng)上拉節(jié)點(diǎn)P的信號(hào)，而將第一時(shí)鐘信號(hào)端CK1與輸出端Gout之間接通，將第一時(shí)鐘信號(hào)端CK1此時(shí)輸出的高電平信號(hào)傳輸至輸出端Gout；同時(shí)，上拉模塊200保持響應(yīng)于上拉節(jié)點(diǎn)P的信號(hào)，而分別將第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2分別與第三電壓端V3之間接通。

結(jié)合圖2和圖3所示，在第二階段S2時(shí)，第九晶體管T9將第一時(shí)鐘信號(hào)端CK1輸出的高電平信號(hào)傳輸至輸出端Gout和第三電容C3的一極板，其中，第三電容C3將第一時(shí)鐘信號(hào)端CK1輸出的高電平信號(hào)耦合至上拉節(jié)點(diǎn)P，使得上拉節(jié)點(diǎn)P的高電平信號(hào)再次被拉高，以及，此時(shí)通過(guò)輸出端Gout輸出的高電平信號(hào)對(duì)柵極線(xiàn)進(jìn)行掃描；同時(shí)，上拉節(jié)點(diǎn)P保持控制第三晶體管T3和第四晶體管T4導(dǎo)通，將第三電壓端V3的低電平信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2。

在第三階段S3時(shí)，輸出模塊100響應(yīng)于第二控制信號(hào)端Reset的信號(hào)，而控制上拉節(jié)點(diǎn)P與第二電壓端DIR2之間接通；第二耦合模塊420將第二時(shí)鐘信號(hào)端CK2的信號(hào)耦合至第二下拉節(jié)點(diǎn)Q2；第二下拉控制模塊320響應(yīng)于第二下拉節(jié)點(diǎn)Q2的信號(hào)，而控制第三電壓端V3分別與上拉節(jié)點(diǎn)P和輸出端Gout之間接通。

結(jié)合圖2和圖3所示，在第三階段S3時(shí)，第二控制信號(hào)端Reset為高電平信號(hào)，進(jìn)而控制第二晶體管T2導(dǎo)通，第二晶體管T2將第二電壓端DIR2的低電平信號(hào)傳輸至上拉節(jié)點(diǎn)P，使得上拉節(jié)點(diǎn)P的信號(hào)為低電平信號(hào)。故而，第二電容C2將第二時(shí)鐘信號(hào)端CK2此時(shí)輸出的高電平信號(hào)傳耦合至第二下拉節(jié)點(diǎn)Q2，進(jìn)而第二下拉節(jié)點(diǎn)Q2控制第七晶體管T7和第八晶體管T8均導(dǎo)通，以將第三電壓端V3的低電平信號(hào)分別傳輸至上拉節(jié)點(diǎn)P和輸出端Gout。

結(jié)合圖2和圖3所示，為了保證第一下拉模塊310和第二下拉模塊320交替工作，在第四階段S4、第五階段S5及后續(xù)階段，第一電容C1和第二電容C2交替分別將第一時(shí)鐘信號(hào)端CK1和第二時(shí)鐘信號(hào)端CK2輸出的高電平信號(hào)，相應(yīng)耦合至第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2，進(jìn)而通過(guò)第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2交替控制第一下拉模塊310和第二下拉模塊320工作，保證單級(jí)掃描電路的上拉節(jié)點(diǎn)P和輸出端Gout持續(xù)為低電平信號(hào)，保證的單級(jí)掃描電路的穩(wěn)定性高。

需要說(shuō)明的是，本申請(qǐng)實(shí)施例提供的單級(jí)掃描電路，還可以進(jìn)行反向掃描，同樣分為三個(gè)階段，即在第一階段時(shí)，第二控制信號(hào)端Reset首先控制輸入模塊100將上拉節(jié)點(diǎn)P和第二電壓端DIR2之間接通，后續(xù)工作過(guò)程與正向掃描第一階段工作過(guò)程相同；而在第二階段時(shí)與正向掃描工作過(guò)程相同；以及，在第三階段時(shí)，第一控制信號(hào)端Set控制輸入模塊100將上拉節(jié)點(diǎn)P和第一電壓端DIR1之間接通，而后第一下拉控制模塊或第一下拉控制模塊開(kāi)始工作。其中，在本申請(qǐng)一實(shí)施例提供的反向掃描中，在第一晶體管T1至第九晶體管T9均為N型晶體管時(shí)，此時(shí)第一電壓端DIR1輸出低電平信號(hào)，而第二電壓端DIR2輸出高電平信號(hào)；以及，在反向掃描時(shí)，第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端的信號(hào)均與正向掃描時(shí)反相。

本申請(qǐng)實(shí)施例還提供了一種雙級(jí)掃描電路，所述雙級(jí)掃描電路包括第一單級(jí)掃描電路和第二單級(jí)掃描電路，所述第一單級(jí)掃描電路和第二單級(jí)掃描電路均為上述任意一實(shí)施例提供的單級(jí)掃描電路；

其中，所述第一單級(jí)掃描電路的第二耦合模塊復(fù)用所述第二單級(jí)掃描單元的第一耦合模塊，以及，所述第二單級(jí)掃描電路的第二耦合模塊復(fù)用所述第一單級(jí)掃描電路的第一耦合模塊。

其中，第一單級(jí)掃描電路的第二時(shí)鐘信號(hào)端即為第二單級(jí)掃描電路的第一時(shí)鐘信號(hào)端，以及，第二單級(jí)掃描電路的第二時(shí)鐘信號(hào)端即為第一單級(jí)掃描電路的第一時(shí)鐘信號(hào)端，亦即，第一單級(jí)掃描電路的第一時(shí)鐘信號(hào)端與第二單級(jí)掃描電路的第一時(shí)鐘信號(hào)端輸出的信號(hào)反相。此外，由于兩個(gè)單級(jí)掃描電路的耦合模塊相互復(fù)用，故而，在任意一單級(jí)掃描電路中的上拉控制模塊控制第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)與第三電壓端之間接通時(shí)，兩個(gè)單級(jí)掃描電路中的第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)的信號(hào)均是第三電壓輸出的信號(hào)。

具體結(jié)合圖4至圖6所示，對(duì)本申請(qǐng)實(shí)施例提供的雙級(jí)掃描電路進(jìn)行詳細(xì)描述。其中，第一單級(jí)掃描電路包括：輸入模塊100、上拉節(jié)點(diǎn)P、上拉控制模塊200、第一下拉節(jié)點(diǎn)Q1、第一下拉控制模塊310、第二下拉節(jié)點(diǎn)Q2、第二下拉控制模塊320、第一耦合模塊410、第二耦合模塊420、輸出模塊500和輸出端Gout；

以及，第二單級(jí)掃描電路包括：輸入模塊100’、上拉節(jié)點(diǎn)P’、上拉控制模塊200’、第一下拉節(jié)點(diǎn)Q1’、第一下拉控制模塊310’、第二下拉節(jié)點(diǎn)Q2’、第二下拉控制模塊320’、第一耦合模塊410’、第二耦合模塊420’、輸出模塊500’和輸出端Gout’；

其中，第一單級(jí)掃描電路的第二耦合模塊420復(fù)用第二單級(jí)掃描電路的第一耦合模塊410’，以及，第二單級(jí)掃描電路的第二耦合模塊420’復(fù)用第一單級(jí)掃描電路的第一耦合模塊410。

本申請(qǐng)實(shí)施例提供的雙級(jí)掃描電路，包括上述任意一實(shí)施例提供的兩個(gè)單級(jí)掃描電路，其中，兩個(gè)單級(jí)掃描電路的耦合模塊相互復(fù)用，在保證了組成雙級(jí)掃描電路的單級(jí)掃描電路的穩(wěn)定性高的基礎(chǔ)上，通過(guò)復(fù)用耦合模塊而實(shí)現(xiàn)兩個(gè)單級(jí)掃描電路相互作用，進(jìn)一步提高了雙級(jí)掃描電路的穩(wěn)定性。

結(jié)合圖5所示，對(duì)本申請(qǐng)實(shí)施例提供的一種具體的雙級(jí)掃描電路的結(jié)構(gòu)進(jìn)行詳細(xì)說(shuō)明，圖5為本申請(qǐng)實(shí)施例提供的另一種雙級(jí)掃描電路的結(jié)構(gòu)示意圖。其中，在第一單級(jí)掃描電路中：

輸入模塊100包括第一晶體管T1和第二晶體管T2，上拉控制模塊200包括第三晶體管T3和第四晶體管T4，第一下拉控制模塊310包括第五晶體管T5和第六晶體管T6，第二下拉控制模塊320包括第七晶體管T7和第八晶體管T8，第一耦合模塊410包括第一電容C1，第二耦合模塊420包括第二電容C2，以及，輸出模塊500包括第九晶體管T9和第三電容C3；

以及，在第二單級(jí)掃描電路中：

輸入模塊100’包括第一晶體管T1’和第二晶體管T2’，上拉控制模塊200’包括第三晶體管T3’和第四晶體管T4’，第一下拉控制模塊310’包括第五晶體管T5’和第六晶體管T6’，第二下拉控制模塊320’包括第七晶體管T7’和第八晶體管T8’，第一耦合模塊410’包括第一電容C1’，第二耦合模塊420’包括第二電容C2’，以及，輸出模塊500’包括第九晶體管T9’和第三電容C3’。

需要說(shuō)明的是，在雙級(jí)掃描電路中第一單級(jí)掃描電路和第二單級(jí)掃描電路的晶體管和電容，與上述任意一實(shí)施例提供的單級(jí)掃描電路的晶體管和電容的連接方式相同；而在雙級(jí)掃描電路中，第一單級(jí)掃描電路的第二電容C2復(fù)用第二單級(jí)掃描電路的第一電容C1’，而第二單級(jí)掃描電路的第二電容C2’復(fù)用第一單級(jí)掃描電路的第一電容C1。以及，在本申請(qǐng)一實(shí)施例中，第一單級(jí)掃描電路的第一電壓端DIR1和第二單級(jí)掃描電路的第一電壓端DIR1的信號(hào)相同(圖示中均以DIR1標(biāo)識(shí))，且第一單級(jí)掃描電路的第二電壓端DIR2和第二單級(jí)掃描電路的第二電壓端DIR2的信號(hào)相同(圖示中均以DIR2標(biāo)識(shí))，且兩個(gè)單級(jí)掃描電路的第三電壓端V3相同。

此外，圖5示出的雙級(jí)掃描電路中，只需要四個(gè)電容，即可提高雙級(jí)掃描電路的穩(wěn)定性，減少了電容器的使用，有利于實(shí)現(xiàn)窄邊框的設(shè)計(jì)。

下面結(jié)合驅(qū)動(dòng)方法對(duì)本申請(qǐng)實(shí)施例提供的雙級(jí)掃描電路的各個(gè)組成模塊及組成模塊的晶體管和/或電容工作過(guò)程進(jìn)行進(jìn)一步描述。需要說(shuō)明的是，本申請(qǐng)實(shí)施例以所有晶體管T1均為N型晶體管為例及以第三電壓端V3輸出低電平信號(hào)為例進(jìn)行說(shuō)明，其中，雙級(jí)掃描電路輸出的有效掃描信號(hào)為高電平信號(hào)。

參考圖6所示，為本申請(qǐng)實(shí)施例提供的一種雙級(jí)掃描電路對(duì)應(yīng)時(shí)序圖，其中，雙級(jí)掃描電路在正向掃描(即沿第一單級(jí)掃描電路至第二單級(jí)掃描電路方向)時(shí)，其第一電壓端DIR1輸出高電平信號(hào)，而第二電壓端DIR2輸出低電平信號(hào)。其中，掃描過(guò)程分為第一階段S1、第二階段S2、第三階段S3和第四階段S4。下面結(jié)合圖4至圖6對(duì)本申請(qǐng)實(shí)施例提供的雙級(jí)掃描電路進(jìn)行詳細(xì)說(shuō)明。

在第一階段S1時(shí)，在第一單級(jí)掃描電路中：輸入模塊100響應(yīng)于第一控制信號(hào)端Set的信號(hào)，而控制上拉節(jié)點(diǎn)P與第一電壓端DIR1之間接通；上拉模塊200響應(yīng)于上拉節(jié)點(diǎn)P的信號(hào)，而控制第三電壓端V3分別與第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2之間接通；以及，輸出模塊500響應(yīng)于上拉節(jié)點(diǎn)P的信號(hào)，而控制第一時(shí)鐘信號(hào)端CK1與輸出端Gout之間接通。

結(jié)合圖5和圖6所示，在第一階段S1時(shí)，在第一單級(jí)掃描電路中：第一控制信號(hào)端Set輸出高電平信號(hào)，進(jìn)而控制第一晶體管T1導(dǎo)通，第一晶體管T1將第一電壓端DIR1輸出的高電平信號(hào)傳輸至上拉節(jié)點(diǎn)P；上拉節(jié)點(diǎn)P進(jìn)而控制第三晶體管T3和第四晶體管T4導(dǎo)通，將第三電壓端V3輸出的低電平信號(hào)分別傳輸至第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2；以及，上拉節(jié)點(diǎn)P控制第九晶體管T9導(dǎo)通，第九晶體管T9將第一時(shí)鐘信號(hào)端CK1此時(shí)輸出的低電平信號(hào)傳輸至輸出端Gout。

在第二階段S2時(shí)，在第一單級(jí)掃描電路中：第九晶體管T9將第一時(shí)鐘信號(hào)端CK1輸出的高電平信號(hào)傳輸至輸出端Gout和第三電容C3的一極板，其中，第三電容C3將第一時(shí)鐘信號(hào)端CK1輸出的高電平信號(hào)耦合至上拉節(jié)點(diǎn)P，使得上拉節(jié)點(diǎn)P的高電平信號(hào)再次被拉高，以及，此時(shí)通過(guò)輸出端Gout輸出的高電平信號(hào)對(duì)柵極線(xiàn)進(jìn)行掃描；同時(shí)，上拉節(jié)點(diǎn)P保持控制第三晶體管T3和第四晶體管T4導(dǎo)通，將第三電壓端V3的低電平信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2；

以及，在第二單級(jí)掃描電路中：輸入模塊100’響應(yīng)于第一控制信號(hào)端Set’的信號(hào)，而控制上拉節(jié)點(diǎn)P’與第一電壓端DIR1之間接通；上拉模塊200’響應(yīng)于上拉節(jié)點(diǎn)P’的信號(hào)，而控制第三電壓端V3分別與第一下拉節(jié)點(diǎn)Q1’和第二下拉節(jié)點(diǎn)Q2’之間接通；以及，輸出模塊500’響應(yīng)于上拉節(jié)點(diǎn)P’的信號(hào)，而控制第一時(shí)鐘信號(hào)端CK1’與輸出端Gout’之間接通。

結(jié)合圖5和圖6所示，在第二階段S2時(shí)，在第一單級(jí)掃描電路中：第九晶體管T9將第一時(shí)鐘信號(hào)端CK1輸出的高電平信號(hào)傳輸至輸出端Gout和第三電容C3的一極板，其中，第三電容C3將第一時(shí)鐘信號(hào)端CK1輸出的高電平信號(hào)耦合至上拉節(jié)點(diǎn)P，使得上拉節(jié)點(diǎn)P的高電平信號(hào)再次被拉高，以及，此時(shí)通過(guò)輸出端Gout輸出的高電平信號(hào)對(duì)柵極線(xiàn)進(jìn)行掃描；同時(shí)，上拉節(jié)點(diǎn)P保持控制第三晶體管T3和第四晶體管T4導(dǎo)通，將第三電壓端V3的低電平信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2；

以及，在第二單級(jí)掃描電路中：第一控制信號(hào)端Set’輸出高電平信號(hào)，進(jìn)而控制第一晶體管T1’導(dǎo)通，而將第一電壓端DIR1輸出的高電平信號(hào)傳輸至上拉節(jié)點(diǎn)P’；其中，上拉節(jié)點(diǎn)P’的高電平信號(hào)控制第三晶體管T3’和第四晶體管T4’導(dǎo)通，進(jìn)而將第三信號(hào)端V3的低電平信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1’和第二下拉節(jié)點(diǎn)Q2’；以及，上拉節(jié)點(diǎn)P’控制第九晶體管T9’導(dǎo)通，將第一時(shí)鐘信號(hào)端CK1’此時(shí)輸出的低電平信號(hào)傳輸至輸出端Gout’。

在第三階段S3時(shí)，在第一單級(jí)掃描電路中：輸出模塊100響應(yīng)于第二控制信號(hào)端Reset的信號(hào)，而控制上拉節(jié)點(diǎn)P與第二電壓端DIR2之間接通；

以及，在第二單級(jí)掃描電路中：輸出模塊500’將第一時(shí)鐘信號(hào)端CK1’的信號(hào)耦合至上拉節(jié)點(diǎn)P’，且輸出模塊500’保持響應(yīng)上拉節(jié)點(diǎn)P’的信號(hào)，而將第一時(shí)鐘信號(hào)端CK1’與輸出端Gout’之間接通，將第一時(shí)鐘信號(hào)端CK1’此時(shí)輸出的高電平信號(hào)傳輸至輸出端Gout’；同時(shí)，上拉模塊200’保持響應(yīng)于上拉節(jié)點(diǎn)P’的信號(hào)，而分別將第一下拉節(jié)點(diǎn)Q1’和第二下拉節(jié)點(diǎn)Q2’分別與第三電壓端V3之間接通。

結(jié)合圖5和圖6所示，在第三階段S3時(shí)，在第一單級(jí)掃描電路中：第二控制信號(hào)端Reset為高電平信號(hào)，進(jìn)而控制第二晶體管T2導(dǎo)通，第二晶體管T2將第二電壓端DIR2的低電平信號(hào)傳輸至上拉節(jié)點(diǎn)P，使得上拉節(jié)點(diǎn)P的信號(hào)為低電平信號(hào)；

以及，在第二單級(jí)掃描電路中：第九晶體管T9’將第一時(shí)鐘信號(hào)端CK1’輸出的高電平信號(hào)傳輸至輸出端Gout’和第三電容C3’的一極板，其中，第三電容C3’將第一時(shí)鐘信號(hào)端CK1’輸出的高電平信號(hào)耦合至上拉節(jié)點(diǎn)P’，使得上拉節(jié)點(diǎn)P’的高電平信號(hào)再次被拉高，以及，此時(shí)通過(guò)輸出端Gout’輸出的高電平信號(hào)對(duì)柵極線(xiàn)進(jìn)行掃描；同時(shí)，上拉節(jié)點(diǎn)P’保持控制第三晶體管T3’和第四晶體管T4’導(dǎo)通，將第三電壓端V3的低電平信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1’和第二下拉節(jié)點(diǎn)Q2’。

在第四階段S4時(shí)，在第二單級(jí)掃描電路中：輸出模塊100’響應(yīng)于第二控制信號(hào)端Reset’的信號(hào)，而控制上拉節(jié)點(diǎn)P’與第二電壓端DIR2之間接通；第二耦合模塊420’將第二時(shí)鐘信號(hào)端CK2’的信號(hào)耦合至第二下拉節(jié)點(diǎn)Q2’；第二下拉控制模塊320’響應(yīng)于第二下拉節(jié)點(diǎn)Q2’的信號(hào)，而控制第三電壓端V3分別與上拉節(jié)點(diǎn)P’和輸出端Gout’之間接通(亦即，在第一單級(jí)掃描電路中：第一耦合模塊410將第一時(shí)鐘信號(hào)端CK1的信號(hào)耦合至第一下拉節(jié)點(diǎn)Q1；第一下拉控制模塊310響應(yīng)于第一下拉節(jié)點(diǎn)Q1的信號(hào)，而控制第三電壓端V3分別與上拉節(jié)點(diǎn)P和輸出端Gout之間接通)。

結(jié)合圖5和圖6，在第四階段S4時(shí)，在第二單級(jí)掃描電路中：第二控制信號(hào)端Reset’為高電平信號(hào)，進(jìn)而控制第二晶體管T2’導(dǎo)通，第二晶體管T2’將第二電壓端DIR2的低電平信號(hào)傳輸至上拉節(jié)點(diǎn)P’，使得上拉節(jié)點(diǎn)P’的信號(hào)為低電平信號(hào)。故而，第二電容C2’將第二時(shí)鐘信號(hào)端CK2’此時(shí)輸出的高電平信號(hào)傳耦合至第二下拉節(jié)點(diǎn)Q2’，進(jìn)而第二下拉節(jié)點(diǎn)Q2’控制第七晶體管T7’和第八晶體管T8’均導(dǎo)通，以將第三電壓端V3的低電平信號(hào)分別傳輸至上拉節(jié)點(diǎn)P’和輸出端Gout’；

以及，在第一單級(jí)掃描電路中：第一電容C1將第一時(shí)鐘信號(hào)端CK1此時(shí)輸出的高電平信號(hào)傳耦合至第一下拉節(jié)點(diǎn)Q1，進(jìn)而第一下拉節(jié)點(diǎn)Q1控制第五晶體管T5和第六晶體管T6均導(dǎo)通，以將第三電壓端V3的低電平信號(hào)分別傳輸至上拉節(jié)點(diǎn)P和輸出端Gout；

結(jié)合圖5和圖6所示，為了保證第一單級(jí)掃描電路中第一下拉模塊310和第二下拉模塊320交替工作，及保證第二單級(jí)掃描電路中第一下拉模塊310’和第二下拉模塊320’交替工作，在第五階段S5及后續(xù)階段，第一單級(jí)掃描電路中的第一電容C1和第二電容C2交替分別將第一時(shí)鐘信號(hào)端CK1和第二時(shí)鐘信號(hào)端CK2輸出的高電平信號(hào)，相應(yīng)耦合至第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2，進(jìn)而通過(guò)第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2交替控制第一下拉模塊310和第二下拉模塊320工作；亦即，第二單級(jí)掃描電路中的第一電容C1’和第二電容C2’交替分別將第一時(shí)鐘信號(hào)端CK1’和第二時(shí)鐘信號(hào)端CK2’輸出的高電平信號(hào)，相應(yīng)耦合至第一下拉節(jié)點(diǎn)Q1’和第二下拉節(jié)點(diǎn)Q2’，進(jìn)而通過(guò)第一下拉節(jié)點(diǎn)Q1’和第二下拉節(jié)點(diǎn)Q2’交替控制第一下拉模塊310’和第二下拉模塊320’工作，進(jìn)而保證雙級(jí)掃描電路的兩個(gè)上拉節(jié)點(diǎn)和兩個(gè)輸出端持續(xù)為低電平信號(hào)，保證的雙級(jí)掃描電路的穩(wěn)定性高。

需要說(shuō)明的是，本申請(qǐng)實(shí)施例提供的雙級(jí)掃描電路，還可以進(jìn)行反向掃描(即沿第二單級(jí)掃描電路至第一單級(jí)掃描電路方向掃描)，同樣分為四個(gè)階段，即在第一階段時(shí)，第二單級(jí)掃描電路的第二控制信號(hào)端Reset’首先控制輸入模塊100’將上拉節(jié)點(diǎn)P’和第二電壓端DIR2之間接通，后續(xù)工作過(guò)程與正向掃描中第二階段的第二單級(jí)掃描電路的工作過(guò)程相同；在第二階段時(shí)，第二單級(jí)掃描電路的工作過(guò)程與正向掃描中第三階段的第二單級(jí)掃描電路的工作過(guò)程相同，且第一單級(jí)掃描電路的第二控制信號(hào)端Reset控制輸入模塊100將上拉節(jié)點(diǎn)P和第二電壓端DIR2之間接通，第一單級(jí)掃描電路的后續(xù)工作過(guò)程與正向掃描中第一階段的第一單級(jí)掃描電路的工作過(guò)程相同；在第三階段時(shí)，第二單級(jí)掃描電路的第一控制信號(hào)端Set’控制輸入模塊100’將上拉節(jié)點(diǎn)P’和第一電壓端DIR1之間接通，且第一單級(jí)掃描電路工作過(guò)程與正向掃描中第一階段的第一單級(jí)掃描電路的工作過(guò)程相同；在第四階段時(shí)，第一單級(jí)掃描電路的第一控制信號(hào)端Set控制輸入模塊100將上拉節(jié)點(diǎn)P和第一電壓端DIR1之間接通，而后第一單級(jí)掃描電路中第一下拉控制模塊或第二下拉控制模塊開(kāi)始工作，且相應(yīng)第二單級(jí)掃描電路中第二下拉控制模塊或第一下拉控制模塊開(kāi)始工作。其中，在本申請(qǐng)一實(shí)施例提供的反向掃描中，在晶體管均為N型晶體管時(shí)，此時(shí)第一電壓端DIR1輸出低電平信號(hào)，而第二電壓端DIR2輸出高電平信號(hào)；以及，在反向掃描時(shí)，第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端的信號(hào)均與正向掃描時(shí)反相。

本申請(qǐng)實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，其中，所述柵極驅(qū)動(dòng)電路包括多級(jí)上述任意一實(shí)施例提供的單級(jí)掃描電路，或者，所述柵極驅(qū)動(dòng)電路包括多級(jí)上述任意一實(shí)施例提供的雙級(jí)掃描電路。

參考圖7所示，為本申請(qǐng)實(shí)施例提供的一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，其中，所述柵極驅(qū)動(dòng)電路包括多級(jí)上述任意一實(shí)施例提供的單級(jí)掃描電路10；

其中，上一級(jí)所述單級(jí)掃描電路10的輸出端Gout連接至下一級(jí)所述單級(jí)掃描電路10的第一控制端Set，下一級(jí)所述單級(jí)掃描電路10的輸出端Gout連接至上一級(jí)所述單級(jí)掃描電路10的第二控制端Reset。

在本申請(qǐng)一實(shí)施例中，上一級(jí)單級(jí)掃描電路的第一時(shí)鐘信號(hào)端CK1可以與下一級(jí)單級(jí)掃描電路的第二時(shí)鐘信號(hào)端CK2連接同一端口，而上一級(jí)單級(jí)掃描電路的第二時(shí)鐘信號(hào)端CK2可以與下一級(jí)單級(jí)掃描電路的第一時(shí)鐘信號(hào)端CK1連接同一端口。

以及，參考圖8所示，為本申請(qǐng)實(shí)施例提供的另一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，其中，所述柵極驅(qū)動(dòng)電路包括多級(jí)上述任意一實(shí)施例提供的雙級(jí)掃描電路；

其中，上一級(jí)所述雙級(jí)掃描電路(如圖中第i雙級(jí)掃描電路10i，i為正整數(shù))的第一單級(jí)掃描電路的輸出端Gout，連接至下一級(jí)所述雙級(jí)掃描電路(如圖中第i+1雙級(jí)掃描電路10(i+1))的第一單級(jí)掃描電路的第一控制端Set，上一級(jí)所述雙級(jí)掃描電路10i的第二單級(jí)掃描電路的輸出端Gout’，連接至下一級(jí)所述雙級(jí)掃描電路10(i+1)的第二單級(jí)掃描電路的第一控制端Set’；

下一級(jí)所述雙級(jí)掃描電路10(i+1)的第一單級(jí)掃描電路的輸出端Gout，連接至上一級(jí)所述雙級(jí)掃描電路10i的第一單級(jí)掃描電路的第二控制端Reset，下一級(jí)所述雙級(jí)掃描電路10(i+1)的第二單級(jí)掃描電路的輸出端Gout’，連接至上一級(jí)所述雙級(jí)掃描電路10i的第二單級(jí)掃描電路的第二控制端Reset’。

在本申請(qǐng)一實(shí)施例中，奇數(shù)級(jí)的雙級(jí)掃描電路中，所有第一單級(jí)掃描電路的第一時(shí)鐘信號(hào)端可以連接同一端口，所有第二單級(jí)掃描電路的第一時(shí)鐘信號(hào)端可以連接同一端口；以及，偶數(shù)級(jí)的雙級(jí)掃描電路中，所有第一單級(jí)掃描電路的第一時(shí)鐘信號(hào)端可以連接同一端口，所有第二單級(jí)掃描電路的第一時(shí)鐘信號(hào)端可以連接同一端口。

本申請(qǐng)實(shí)施例還提供了一種顯示裝置，所述顯示裝置包括上述任意一實(shí)施例所述的柵極驅(qū)動(dòng)電路。參考圖9所示，為本申請(qǐng)實(shí)施例提供的一種顯示裝置的結(jié)構(gòu)示意圖，其中，顯示裝置可以為液晶顯示裝置，顯示裝置包括：

包括上述任意一實(shí)施例所述的柵極驅(qū)動(dòng)電路的顯示面板1000；

以及，為顯示面板1000提供背光源(如箭頭所示光源)的背光源模塊2000。

需要說(shuō)明的是，本申請(qǐng)對(duì)于顯示裝置的類(lèi)型不做具體限制，其可以為液晶顯示裝置，還可以為有機(jī)致發(fā)光顯示裝置，或者其他類(lèi)型顯示裝置。

本申請(qǐng)實(shí)施例提供了一種單級(jí)掃描電路、雙級(jí)掃描電路、柵極驅(qū)動(dòng)電路及顯示裝置，所述單級(jí)掃描電路包括：輸入模塊、上拉節(jié)點(diǎn)、上拉控制模塊、第一下拉節(jié)點(diǎn)、第一下拉控制模塊、第二下拉節(jié)點(diǎn)、第二下拉控制模塊、第一耦合模塊、第二耦合模塊、輸出模塊和輸出端，通過(guò)上述組成結(jié)構(gòu)之間的相互配合，進(jìn)而完成掃描柵極線(xiàn)的功能；以及，通過(guò)第一耦合模塊和第二耦合模塊分別將反相的第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端的信號(hào)，耦合至第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)，進(jìn)而通過(guò)第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)分別控制的所述第一下拉控制模塊和第二下拉控制模塊交替工作，使得單級(jí)掃描電路的下拉功能全周期工作，保證單級(jí)掃描電路的穩(wěn)定性高，進(jìn)而保證柵極驅(qū)動(dòng)電路的穩(wěn)定性高。

對(duì)所公開(kāi)的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專(zhuān)業(yè)技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開(kāi)的原理和新穎特點(diǎn)相一致的最寬的范圍。