本實用新型涉及顯示屏領域，具體而言，涉及一種消影電路，行驅(qū)動電路和顯示屏。

背景技術：

圖1是根據(jù)現(xiàn)有技術的一種顯示屏的結(jié)構(gòu)示意圖，如圖1所示，LED顯示屏驅(qū)動芯片主要分為行驅(qū)動芯片(PMOS管，P溝道場效應晶體管)和列驅(qū)動芯片(恒流源)，C1～C4為對應行線上的寄生電容，LED顯示屏(也可以稱為掃描屏)在顯示的時候為逐行顯示，其工作順序可以為：

1、LED行驅(qū)動芯片內(nèi)部PMOS管將第一行與電源(VDD)接通，打開第一行輸出，第一行的電壓V_row1為高電平，即V_row1＝VDD，并且LED行驅(qū)動芯片其它行輸出為高阻態(tài)。

2、LED列驅(qū)動芯片(恒流源)根據(jù)第一行的數(shù)據(jù)打開對應通道的恒流源，點亮第一行LED燈。

3、LED列驅(qū)動芯片(恒流源)關閉所有輸出通道，關閉第一行LED燈，此時所有列線上的電壓V_col1～V_col4＝VDD-V_led，其中V_led為LED燈的開啟電壓。

4、LED行驅(qū)動芯片關閉第一行輸出，第一行輸出為高阻態(tài)，因為寄生電容C1的影響，此時第一行上的電壓V_row1仍保持為高電平，即V_row1＝VDD。

5、LED行驅(qū)動芯片內(nèi)部PMOS管將第二行與電源(VDD)接通，打開第二行輸出，第二行上的電壓V_row2＝VDD。

6、LED列驅(qū)動芯片(恒流源)根據(jù)第二行的數(shù)據(jù)打開對應通道的恒流源，點亮第二行LED燈，因為寄生電容C1的影響，第一行上的電壓V_row1＝VDD，所以在恒流源剛開啟的時候，第一行的LED燈也會被同時點亮，因為LED行驅(qū)動芯片第一行輸出為高阻態(tài)，所以第一行LED燈被點亮的時間會較短，顯示現(xiàn)象為第一行的燈會暗亮(亮度較暗)。

7、切換顯示下一行，重復第3步～第6步，每次在顯示當前行的時候，上一顯示行的LED燈會暗亮。

因為LED顯示屏通常是從上往下逐行掃描，所以顯示效果為正在點亮的行的上一 行會有暗亮，行業(yè)內(nèi)稱此現(xiàn)象為上鬼影，或者為行鬼影。

為了消除LED顯示屏的上鬼影現(xiàn)象，行業(yè)內(nèi)設計了多種消上鬼影電路，基本方法為增加下拉電路，即在每顯示行完成，關閉行驅(qū)動(PMOS管)的時候，將此行的電位下拉，使此行上的電位降低，這樣在顯示下一行的LED燈的時候，此行的LED燈不會被點亮。

目前市場上現(xiàn)有的技術方案，主要是MOS管下拉方案，是根據(jù)程序調(diào)整下拉時間來控制下拉電位。由于市場上的顯示單元板種類繁多，每種顯示單元板上的下拉時間常數(shù)相差非常大，需要對每種顯示單元板單獨調(diào)試程序，而且同一單元板上因為每行上的寄生電容大小不一致，下拉的MOS管的導通電阻也不一致，所以很難讓每行的下拉電位一致。因此現(xiàn)有方案的下拉精度較差而且調(diào)試成本高。

針對現(xiàn)有技術中的下拉電路的下拉精度差且調(diào)試成本高的問題，目前尚未提出有效的解決方案。

技術實現(xiàn)要素：

本實用新型實施例提供了一種消影電路，行驅(qū)動電路和顯示屏，以至少解決現(xiàn)有技術中的下拉電路的下拉精度差且調(diào)試成本高的技術問題。

根據(jù)本實用新型實施例的一個方面，提供了一種消影電路，包括：監(jiān)測電路，用于接收關閉信號，并生成執(zhí)行信號，其中，關閉信號用于表征顯示屏的行驅(qū)動電路斷開；執(zhí)行電路，與監(jiān)測電路和行驅(qū)動電路的輸出端連接，用于接收執(zhí)行信號，并執(zhí)行下拉電位操作，其中，下拉電位操作用于下拉行驅(qū)動電路的輸出端的電位。

根據(jù)本實用新型實施例的另一方面，還提供了一種行驅(qū)動電路，包括：晶體管，漏極與供電電源連接，源極接入行驅(qū)動電路的輸出端；監(jiān)測電路，用于接收關閉信號，并生成執(zhí)行信號，其中，關閉信號用于表征行驅(qū)動電路斷開；執(zhí)行電路，與監(jiān)測電路和晶體管的源極連接，用于接收執(zhí)行信號，并執(zhí)行下拉電位操作，其中，下拉電位操作用于下拉行驅(qū)動電路的輸出端的電位。

根據(jù)本實用新型實施例的另一方面，還提供了一種顯示屏，包括：本實用新型上述實施例中任意一項的行驅(qū)動電路。

在本實用新型實施例中，可以通過監(jiān)測電路接收行驅(qū)動電路斷開的關閉信號，并生成執(zhí)行信號發(fā)送給執(zhí)行電路，執(zhí)行電路根據(jù)接收到的執(zhí)行信號，執(zhí)行下拉電位操作，從而實現(xiàn)下拉行驅(qū)動電路的輸出端的電位的目的，并且執(zhí)行電路執(zhí)行下拉電位操作，無需通過程序調(diào)整下拉時間來控制下拉電位，從而解決了現(xiàn)有技術中的下拉電路的下 拉精度差且調(diào)試成本高技術問題。因此，通過本實用新型提供的方案，可以通過監(jiān)測電路和執(zhí)行電路實現(xiàn)下拉電位操作，消除顯示屏的上鬼影現(xiàn)象，提高下拉電位精度，實現(xiàn)自動控制，降低調(diào)試成本的效果。

附圖說明

此處所說明的附圖用來提供對本實用新型的進一步理解，構(gòu)成本申請的一部分，本實用新型的示意性實施例及其說明用于解釋本實用新型，并不構(gòu)成對本實用新型的不當限定。在附圖中：

圖1是根據(jù)現(xiàn)有技術的一種顯示屏的結(jié)構(gòu)示意圖；

圖2是根據(jù)本實用新型實施例的一種消影電路的示意圖；

圖3是根據(jù)本實用新型實施例的一種可選的消影電路的結(jié)構(gòu)示意圖；以及

圖4是根據(jù)本實用新型實施例的一種行驅(qū)動電路的示意圖。

具體實施方式

為了使本技術領域的人員更好地理解本實用新型方案，下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分的實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都應當屬于本實用新型保護的范圍。

需要說明的是，本實用新型的說明書和權(quán)利要求書及上述附圖中的術語“第一”、“第二”等是用于區(qū)別類似的對象，而不必用于描述特定的順序或先后次序。應該理解這樣使用的數(shù)據(jù)在適當情況下可以互換，以便這里描述的本實用新型的實施例能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤４送?，術語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列單元的系統(tǒng)、產(chǎn)品或設備不必限于清楚地列出的那些單元，而是可包括沒有清楚地列出的或?qū)τ谶@些方法、產(chǎn)品或設備固有的其它單元。

實施例1

根據(jù)本實用新型實施例，提供了一種消影電路實施例，圖2是根據(jù)本實用新型實施例的一種消影電路的示意圖，如圖2所示，該消影電路包括：

監(jiān)測電路22，用于接收關閉信號，并生成執(zhí)行信號，其中，關閉信號用于表征顯 示屏的行驅(qū)動電路26斷開。

具體的，上述行驅(qū)動電路可以是行驅(qū)動芯片，不僅限于此，其他具有驅(qū)動功能的分立元器件組合成的電路也可以實現(xiàn)上述方案。上述關閉信號可以由行驅(qū)動芯片的芯片系統(tǒng)發(fā)送。

執(zhí)行電路24，與監(jiān)測電路22和行驅(qū)動電路的輸出端連接，用于接收執(zhí)行信號，并執(zhí)行下拉電位操作，其中，下拉電位操作用于下拉行驅(qū)動電路的輸出端的電位。

在一種可選的方案中，在顯示屏的行驅(qū)動芯片關閉之后，芯片系統(tǒng)可以發(fā)送關閉信號給監(jiān)測電路，監(jiān)測電路在接收到該關閉信號之后，可以生成執(zhí)行信號，并將該執(zhí)行信號發(fā)送給執(zhí)行電路，執(zhí)行電路在接收到執(zhí)行信號之后，可以開始下拉行驅(qū)動芯片的輸出端的電位，將該行的電位降低，使得該行的電壓小于該行LED燈的開啟電壓，從而在顯示下一行的LED燈的時候，此行的LED燈不會被點亮。

圖3是根據(jù)本實用新型實施例的一種可選的消影電路的結(jié)構(gòu)示意圖，如圖3所示，消影電路可以包括下拉監(jiān)測電路(即上述的監(jiān)測電路)和下拉電路(即上述的執(zhí)行電路)，下拉電路和下拉監(jiān)測電路的PD端和行驅(qū)動芯片的OUT端連接。在行驅(qū)動芯片關閉之后，芯片系統(tǒng)開啟DN信號，令DN＝1，下拉監(jiān)測電路在接收到DN信號之后，令PD＝0，并將PD信號發(fā)送給下拉電路，下拉電路在接收到PD信號之后，開始工作，下拉OUT端電位。

通過本實用新型上述實施例，可以通過監(jiān)測電路接收行驅(qū)動電路斷開的關閉信號，并生成執(zhí)行信號發(fā)送給執(zhí)行電路，執(zhí)行電路根據(jù)接收到的執(zhí)行信號，執(zhí)行下拉電位操作，從而實現(xiàn)下拉行驅(qū)動電路的輸出端的電位的目的，并且執(zhí)行電路執(zhí)行下拉電位操作，無需通過程序調(diào)整下拉時間來控制下拉電位，從而解決了現(xiàn)有技術中的下拉電路的下拉精度差且調(diào)試成本高技術問題。因此，通過本實用新型提供的方案，可以通過監(jiān)測電路和執(zhí)行電路實現(xiàn)下拉電位操作，消除顯示屏的上鬼影現(xiàn)象，提高下拉電位精度，實現(xiàn)自動控制，降低調(diào)試成本的效果。

可選的，在本實用新型上述實施例中，上述執(zhí)行電路包括：

放大器，正向輸入端與行驅(qū)動電路的輸出端連接，反向輸入端接入下拉參考電位，控制端與監(jiān)測電路的第一端連接，用于比較行驅(qū)動電路的輸出端的電位和下拉參考電位，得到電位差值。

具體的，上述下拉參考電位可以由行驅(qū)動芯片的芯片系統(tǒng)給出，可以根據(jù)顯示屏中每行LED燈的開啟電壓進行設定，為了保證顯示下一行LED燈的時候，該行LED燈不會被點亮，可以設置下拉參考電位小于該行LED燈的開啟電壓，例如可以設置為1.2V，2.5V或者3.5V。

第一晶體管，柵極與放大器的輸出端連接，漏極與行驅(qū)動電路的輸出端連接，源極接地，用于在電位差值大于等于預設電位差值的情況下導通。

具體的，上述第一晶體管可以是MOS管，例如，可以是N溝道場效應晶體管，即NMOS管，上述預設電位差值可以是第一NMOS管的導通電位差，即NMOS管柵極與源極之間的電位差。

在一種可選的方案中，在顯示屏的行驅(qū)動芯片關閉時，芯片系統(tǒng)可以發(fā)送關閉信號給監(jiān)測電路，監(jiān)測電路在接收到該關閉信號之后，可以生成執(zhí)行信號，并將該執(zhí)行信號發(fā)送給放大器，放大器在接收到執(zhí)行信號之后，開始工作，將行驅(qū)動芯片的輸出端的電位和下拉參考電位進行比較，得到電位差值，并發(fā)送給第一晶體管，在放大器輸出的電位差值大于等于第一NMOS管的導通電位差的情況下，第一晶體管導通，行驅(qū)動芯片的輸出端接地，輸出端的電位被快速下拉。

如圖3所示，下拉電路可以包括放大器amp和NMOS管NM0，amp的正向輸入端可以與下拉監(jiān)測電路的PD端和行驅(qū)動芯片的OUT端連接，反向輸入端可以接入VR_pulldn，amp的正向輸入端的電位為VFB，amp的反向輸入端的電位為VR_pulldn，amp的輸出端的電位為VG，NM0的柵極與amp的輸出端連接，漏極與行驅(qū)動芯片的OUT端連接，源極接地。當PD＝0時，amp開始工作，VFB＝VDD，且VR_pulldn<VDD，所以amp輸出的VG為高電位，NM0導通，開始下拉OUT端電位。

通過上述方案，通過放大器比較行驅(qū)動電路的輸出端的電位和下拉參考電位，控制第一晶體管導通，從而實現(xiàn)下拉行驅(qū)動電路的輸出端的電位的目的。通過放大器控制第一晶體管，可以提高電路下拉的精度。

可選的，在本實用新型上述實施例中，監(jiān)測電路的第二端與放大器的輸出端連接，用于在電位差值小于等于預設停止電位值的情況下，生成停止信號，停止信號用于控制執(zhí)行電路停止執(zhí)行下拉電位操作。

具體的，上述預設停止電位值可以是使得第一NMOS管接近關斷的電位值。

在一種可選的方案中，在第一NMOS管導通之后，行驅(qū)動芯片的輸出端的電位會降低，逐漸接近下拉參考電位，從而電位差值減小，監(jiān)測電路監(jiān)測放大器輸出的電位差值，當電位差值使得第一NMOS管幾乎關閉時，確定完成下拉電位，生成停止信號，停止執(zhí)行電路工作，使得執(zhí)行電路停止執(zhí)行下拉電位操作。

如圖3所示，下拉監(jiān)測電路還可以與amp的輸出端連接。打開NM0之后，VFB的電位越來越接近VR_pulldn，VG的電位越來越低，當VG使NM0幾乎關閉的時候，即OUT＝VFB＝VR_pulldn，完成下拉，并由下拉監(jiān)測電路監(jiān)測VG的電位，當完成下拉的時候，生成停止信號，令PD＝1，關閉amp和NM0，停止執(zhí)行下拉電位操作。

通過上述方案，監(jiān)測電路通過監(jiān)測放大器輸出的電位差值，確定下拉時間，無需通過程序調(diào)整下拉時間，從而提高下拉精度，降低調(diào)試成本。

可選的，在本實用新型上述實施例中，上述執(zhí)行電路還包括：第二晶體管，柵極與監(jiān)測電路的第一端連接，漏極與第一晶體管的柵極連接，源極接地，用于接收所述停止信號，并生成關斷信號，其中，關斷信號用于控制第一晶體管關斷。

具體的，上述第二晶體管可以是MOS管，例如，可以是N溝道場效應晶體管，即NMOS管。

在一種可選的方案中，第二NMOS管在接收到停止信號之后，將停止信號與第二NMOS管的導通電位差進行比較，如果停止信號大于等于第二NMOS管的導通電位差，則第二NMOS管導通，生成關斷信號，降低第一NMOS管漏極電位，使得第一NMOS管關斷，完成下拉行驅(qū)動芯片的輸出端的電位。

如圖3所示，第二晶體管可以是NM1，漏極與NM0的源極和amp的輸出端連接，柵極與下拉監(jiān)測電路的PD端連接，源極接地。NM1可以根據(jù)下拉監(jiān)測電路的PD信號進行導通或者關斷，當下拉監(jiān)測電路輸出PD＝0時，NM1關斷；當下拉監(jiān)測電路輸出PD＝1時，NM1導通，使得NM0關斷，從而為NM0提供關斷信號。

此處需要說明的是，也可以采用其他方式生成關斷信號，從而關斷第一晶體管，本實用新型對此不做進一步限定。

可選的，在本實用新型上述實施例中，上述執(zhí)行電路還包括：保護電路，串聯(lián)在行驅(qū)動電路的輸出端與第一晶體管的漏極之間，并與放大器的正向輸入端連接，用于限流。

在一種可選的方案中，保護電路設置在行驅(qū)動芯片的輸出端與第一NMOS管之間，可以起到下拉限流的作用，避免下拉電流過大，導致電路元器件損壞，影響消影電路的正常工作。還可以設定反饋Feedback點，配合放大器調(diào)整下拉波形，提高下拉精度。

可選的，在本實用新型上述實施例中，上述保護電路包括：第一電阻和第二電阻，第一電阻和第二電阻串聯(lián)，第一電阻和第二電阻的連接節(jié)點與放大器的正向輸入端連接。

具體的，可以根據(jù)限流和反饋點的實際需求，選擇對應阻值的第一電阻和第二電阻。

如圖3所示，第一電阻可以是圖3中的R1，第二電阻可以是圖3中的R0，R1和R0串聯(lián)在行驅(qū)動芯片的OUT端和NM0的漏極之間，R1和R0的連接節(jié)點與放大器的正向輸入端連接。

通過上述方案，本實用新型所提供的消影電路工作時，只包括下拉電路，不存在穩(wěn)定性問題，可以通過放大器提高下拉精度，并且可以在很小的面積和功耗下，設計很高的環(huán)路帶寬，提高下拉速度，從而實現(xiàn)高精度快速下拉行驅(qū)動電路的輸出端的電位。

實施例2

根據(jù)本實用新型實施例，還提供了一種行驅(qū)動電路實施例，圖4是根據(jù)本實用新型實施例的一種行驅(qū)動電路的示意圖，如圖4所示，該行驅(qū)動電路包括：

晶體管42，漏極與供電電源連接，源極接入行驅(qū)動電路的輸出端。

具體的，上述行驅(qū)動電路可以是行驅(qū)動芯片，不僅限于此，其他具有驅(qū)動功能的分立元器件組合成的電路也可以實現(xiàn)上述方案。上述晶體管可以是MOS管，例如，可以是P溝道場效應晶體管，即PMOS管。上述供電電源可以是直流電源VDD。

監(jiān)測電路22，用于接收關閉信號，并生成執(zhí)行信號，其中，關閉信號用于表征行驅(qū)動電路斷開。

具體的，上述關閉信號可以由行驅(qū)動芯片的芯片系統(tǒng)發(fā)送。

執(zhí)行電路24，與監(jiān)測電路22和晶體管42的源極連接，用于接收執(zhí)行信號，并執(zhí)行下拉電位操作，其中，下拉電位操作用于下拉行驅(qū)動電路的輸出端的電位。

在一種可選的方案中，在顯示屏的行驅(qū)動芯片關閉之后，芯片系統(tǒng)可以發(fā)送關閉信號給監(jiān)測電路，監(jiān)測電路在接收到該關閉信號之后，可以生成執(zhí)行信號，并將該執(zhí)行信號發(fā)送給執(zhí)行電路，執(zhí)行電路在接收到執(zhí)行信號之后，可以開始下拉行驅(qū)動芯片的輸出端的電位，將該行的電位降低，使得該行的電壓小于該行LED燈的開啟電壓，從而在顯示下一行的LED燈的時候，此行的LED燈不會被點亮。

如圖3所示，顯示屏的行驅(qū)動芯片可以包括PMOS管PM0，下拉監(jiān)測電路(即上述的監(jiān)測電路)和下拉電路(即上述的執(zhí)行電路)，PMOS管的漏極連接直流電源VDD，PMOS管的源極連接OUT端，OUT端可以連接對地寄生電容CL，下拉電路和下拉監(jiān)測電路的PD端和行驅(qū)動芯片的OUT端連接。在行驅(qū)動芯片關閉，即行驅(qū)動芯片中的PM0關閉之后，芯片系統(tǒng)開啟DN信號，令DN＝1，下拉監(jiān)測電路在接收到DN信號之后，令PD＝0，并將PD信號發(fā)送給下拉電路，下拉電路在接收到PD信號之后，開始工作，下拉OUT端電位。

通過本實用新型上述實施例，可以通過監(jiān)測電路接收行驅(qū)動電路斷開的關閉信號，并生成執(zhí)行信號發(fā)送給執(zhí)行電路，執(zhí)行電路根據(jù)接收到的執(zhí)行信號，執(zhí)行下拉電位操作，從而實現(xiàn)下拉行驅(qū)動電路的輸出端的電位的目的，并且執(zhí)行電路執(zhí)行下拉電位操 作，無需通過程序調(diào)整下拉時間來控制下拉電位，從而解決了現(xiàn)有技術中的下拉電路的下拉精度差且調(diào)試成本高技術問題。因此，通過本實用新型提供的方案，可以通過監(jiān)測電路和執(zhí)行電路實現(xiàn)下拉電位操作，消除顯示屏的上鬼影現(xiàn)象，提高下拉電位精度，實現(xiàn)自動控制，降低調(diào)試成本的效果。

可選的，在本實用新型上述實施例中，上述執(zhí)行電路包括：

放大器，正向輸入端與晶體管的源極連接，反向輸入端接入下拉參考電位，控制端與監(jiān)測電路的第一端連接，用于比較行驅(qū)動電路的輸出端的電位和下拉參考電位，得到電位差值。

具體的，上述下拉參考電位可以由行驅(qū)動芯片的芯片系統(tǒng)給出，可以根據(jù)顯示屏中每行LED燈的開啟電壓進行設定，為了保證顯示下一行LED燈的時候，該行LED燈不會被點亮，可以設置下拉參考電位小于該行LED燈的開啟電壓，例如可以設置為1.2V，2.5V或者3.5V。

第一晶體管，柵極與放大器的輸出端連接，漏極與晶體管的源極連接，源極接地，用于在電位差值大于等于預設電位差值的情況下導通。

具體的，上述第一晶體管可以是MOS管，例如，可以是N溝道場效應晶體管，即NMOS管，上述預設電位差值可以是第一NMOS管的導通電位差，即NMOS管柵極與源極之間的電位差。

在一種可選的方案中，在顯示屏的行驅(qū)動芯片關閉時，芯片系統(tǒng)可以發(fā)送關閉信號給監(jiān)測電路，監(jiān)測電路在接收到該關閉信號之后，可以生成執(zhí)行信號，并將該執(zhí)行信號發(fā)送給放大器，放大器在接收到執(zhí)行信號之后，開始工作，將行驅(qū)動芯片的輸出端的電位和下拉參考電位進行比較，得到電位差值，并發(fā)送給第一晶體管，在放大器輸出的電位差值大于等于第一NMOS管的導通電位差的情況下，第一晶體管導通，行驅(qū)動芯片的輸出端接地，輸出端的電位被快速下拉。

如圖3所示，下拉電路可以包括放大器amp和NMOS管NM0，amp的正向輸入端可以與下拉監(jiān)測電路的PD端和PM0的源極連接，反向輸入端可以接入VR_pulldn，amp的正向輸入端的電位為VFB，amp的反向輸入端的電位為VR_pulldn，amp的輸出端的電位為VG，NM0的柵極與amp的輸出端連接，漏極與PM0的源極連接，源極接地。當PD＝0時，amp開始工作，VFB＝VDD，且VR_pulldn<VDD，所以amp輸出的VG為高電位，NM0導通，開始下拉OUT端電位。

通過上述方案，通過放大器比較行驅(qū)動電路的輸出端的電位和下拉參考電位，控制第一晶體管導通，從而實現(xiàn)下拉行驅(qū)動電路的輸出端的電位的目的。通過放大器控制第一晶體管，可以提高電路下拉的精度。

此處需要說明的是，實際顯示屏的行驅(qū)動電路中，包含多個晶體管，每個晶體管的源極連接對應行的輸出端，為了實現(xiàn)每行下拉輸出端的電位的目的，可以對應每個晶體管設置一個消影電路。

實施例3

根據(jù)本實用新型實施例，還提供了一種顯示屏實施例，包括上述實施例中的任意一種行驅(qū)動電路。

具體的，上述行驅(qū)動電路可以是行驅(qū)動芯片，不僅限于此，其他具有驅(qū)動功能的分立元器件組合成的電路也可以實現(xiàn)上述方案。上述顯示屏可以是LED顯示屏，但不僅限于此。

通過本實用新型上述實施例，可以通過監(jiān)測電路接收行驅(qū)動電路斷開的關閉信號，并生成執(zhí)行信號發(fā)送給執(zhí)行電路，執(zhí)行電路根據(jù)接收到的執(zhí)行信號，執(zhí)行下拉電位操作，從而實現(xiàn)下拉行驅(qū)動電路的輸出端的電位的目的，并且執(zhí)行電路執(zhí)行下拉電位操作，無需通過程序調(diào)整下拉時間來控制下拉電位，從而解決了現(xiàn)有技術中的下拉電路的下拉精度差且調(diào)試成本高技術問題。因此，通過本實用新型提供的方案，可以通過監(jiān)測電路和執(zhí)行電路實現(xiàn)下拉電位操作，消除顯示屏的上鬼影現(xiàn)象，提高下拉電位精度，實現(xiàn)自動控制，降低調(diào)試成本的效果。

上述本實用新型實施例序號僅僅為了描述，不代表實施例的優(yōu)劣。

在本實用新型的上述實施例中，對各個實施例的描述都各有側(cè)重，某個實施例中沒有詳述的部分，可以參見其他實施例的相關描述。

以上所述僅是本實用新型的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本實用新型原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本實用新型的保護范圍。