一種車載lcd控制裝置及方法
【專利摘要】一種車載液晶顯示器LCD控制裝置，用場可編程門陣列FPGA實(shí)現(xiàn)，包括：LCD時(shí)序發(fā)生模塊，用于產(chǎn)生時(shí)鐘同步信號，向LCD輸出；Avalon總線寄存器從機(jī)接口，用于由狀態(tài)寄存器組提供控制信號，以確定整個(gè)車載LCD控制裝置的工作狀態(tài)；Avalon總線直接內(nèi)存存取DMA主機(jī)接口，用于根據(jù)所述控制信號讀取圖像數(shù)據(jù)，發(fā)送到圖層混合模塊；所讀取的圖像數(shù)據(jù)中，DMA訪問幀緩存的起始地址和讀取長度由所述Avalon總線寄存器從機(jī)接口的狀態(tài)寄存器組給定；圖層混合模塊，用于使用阿爾法混合(Alpha?Blending)方法進(jìn)行多圖層的混合，將混合結(jié)果輸出到LCD。
【專利說明】—種車載LCD控制裝置及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示器(Liquid Crystal Display,LCD)控制【技術(shù)領(lǐng)域】,尤其涉及一種車載IXD控制裝置及方法。

【背景技術(shù)】
[0002]液晶顯示器件的應(yīng)用是無孔不入，車用顯示器即是如此。雖然它的發(fā)展歷史并不久遠(yuǎn)，但其成長勢頭不容忽視。
[0003]典型的圖形顯示系統(tǒng)一般都是利用標(biāo)準(zhǔn)的特殊應(yīng)用標(biāo)準(zhǔn)處理器(ASSP)或者定制的特殊應(yīng)用集成電路(ASIC)作為控制器來構(gòu)建的。但汽車圖形設(shè)計(jì)師在利用這些器件構(gòu)建系統(tǒng)時(shí)遭遇到了不小的麻煩，其中包括:較短的產(chǎn)品生命周期，基于PC的系統(tǒng)總線接口無法適應(yīng)新標(biāo)準(zhǔn)和新顯示器類型等。上述問題限制了所設(shè)計(jì)的系統(tǒng)在其他應(yīng)用中的重用可能性。


【發(fā)明內(nèi)容】

[0004]為了解決上述技術(shù)問題，本發(fā)明提供了一種車載LCD控制裝置及方法，采用FPGA集成設(shè)計(jì)，總線接口新穎，能夠適應(yīng)多種標(biāo)準(zhǔn)及顯示器類型。
[0005]一種車載液晶顯示器IXD控制裝置，用FPGA實(shí)現(xiàn)，包括:
[0006]IXD時(shí)序發(fā)生模塊,用于產(chǎn)生時(shí)鐘同步信號，向IXD輸出；
[0007]Avalon總線寄存器從機(jī)接口，用于由狀態(tài)寄存器組提供控制信號，以確定整個(gè)車載IXD控制裝置的工作狀態(tài)；
[0008]Avalon總線直接內(nèi)存存取DMA主機(jī)接口，用于根據(jù)所述控制信號讀取圖像數(shù)據(jù)，發(fā)送到圖層混合模塊；所讀取的圖像數(shù)據(jù)中，DMA訪問幀緩存的起始地址和讀取長度由所述Avalon總線寄存器從機(jī)接口的狀態(tài)寄存器組給定；
[0009]圖層混合模塊，用于使用阿爾法混合(Alpha Blending)方法進(jìn)行多圖層的混合，將混合結(jié)果輸出到IXD。
[0010]優(yōu)選地，所述Avalon總線寄存器從機(jī)接口的從端口的讀傳輸采用具有外設(shè)控制等待周期的從端口讀傳輸，所述從端口的寫傳輸采用具有外設(shè)控制等待周期的從端口寫傳輸。
[0011]優(yōu)選地，所述Avalon總線DMA主機(jī)接口的個(gè)數(shù)與所要處理的圖像的圖層數(shù)目對應(yīng)；
[0012]所述Avalon總線DMA主機(jī)接口是從系統(tǒng)內(nèi)存的幀緩存中讀取數(shù)據(jù)的只讀主端口。
[0013]優(yōu)選地，所述圖層混合模塊包括調(diào)色板和像素引擎，
[0014]調(diào)色板，用于對Avalon總線DMA主機(jī)接口發(fā)送的圖像數(shù)據(jù)進(jìn)行處理，全部或部分圖層對應(yīng)設(shè)置有調(diào)色板；
[0015]像素引擎，用于對Avalon總線DMA主機(jī)接口發(fā)送的圖像數(shù)據(jù)和/或調(diào)色板處理后的圖像進(jìn)行疊加，將疊加后的圖像數(shù)據(jù)向LCD輸出。
[0016]優(yōu)選地，所述IXD時(shí)序發(fā)生模塊，還用于設(shè)置畫中畫圖像顯示的起始位置和終止位置，實(shí)現(xiàn)圖像的畫中畫控制。
[0017]優(yōu)選地，所述裝置還包括MediaLB協(xié)議接口。
[0018]優(yōu)選地，所述像素引擎對多層圖像進(jìn)行疊加時(shí)，每一層圖像的優(yōu)先級別不同。
[0019]一種車載液晶顯示器IXD控制方法，該方法包括:
[0020]產(chǎn)生時(shí)鐘同步信號，向IXD輸出；
[0021]根據(jù)控制信號讀取圖像數(shù)據(jù)；
[0022]使用阿爾法混合(Alpha Blending)方法對所述圖像數(shù)據(jù)混合,將混合結(jié)果輸出到LCD。
[0023]優(yōu)選地，還包括:
[0024]設(shè)置畫中畫顯示的起始位置和終止位置，實(shí)現(xiàn)圖像的畫中畫控制。
[0025]優(yōu)選地，所述對所述圖像數(shù)據(jù)混合包括:
[0026]全部或部分圖層進(jìn)行調(diào)色板處理；
[0027]對讀取的圖像數(shù)據(jù)和/或調(diào)色板處理后的圖像進(jìn)行疊加，將疊加后的圖像數(shù)據(jù)向LCD輸出。
[0028]本發(fā)明以多用途為特質(zhì)的現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)器件加上商用化知識產(chǎn)權(quán)(IP)能夠?qū)崿F(xiàn)幾乎所有的圖形系統(tǒng)功能，包括視頻控制器、RISC處理器、顯示器接口、總線標(biāo)準(zhǔn)和不同的視頻輸入標(biāo)準(zhǔn)等，而且這些功能全都可以集成在一個(gè)器件上:利用FPGA實(shí)現(xiàn)的高集成度實(shí)例。該設(shè)計(jì)無需使用外部MediaLB器件，而是在內(nèi)部FPGA邏輯中處理MediaLB協(xié)議；采用FPGA器件設(shè)計(jì)的車載圖形顯示方案減輕了 ASSP和ASIC方案所面臨的問題；用于FPGA的標(biāo)準(zhǔn)視頻和圖形IP提供了經(jīng)測試和經(jīng)驗(yàn)證的設(shè)計(jì)，能夠方便地集成進(jìn)圖形解決方案。

【專利附圖】

【附圖說明】
[0029]此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中:
[0030]圖1為IXD車載圖形控制裝置的結(jié)構(gòu)圖；
[0031]圖2為具有主端口和從端口的DMA外設(shè)；
[0032]圖3是本發(fā)明的車載IXD控制方法的流程圖。

【具體實(shí)施方式】
[0033]本實(shí)施例提出了一種用FPGA實(shí)現(xiàn)的基于多層Alpha Blending(阿爾法混合)的車載IXD控制裝置及方法。本實(shí)施例采用Alpha Blending的方法進(jìn)行多圖層處理,配合IXD時(shí)序發(fā)生模塊、Avalon總線寄存器從機(jī)接口、Avalon總線DMA主機(jī)接口以及圖層混合模塊，從而達(dá)到對LCD顯示的有效控制，實(shí)現(xiàn)圖中圖的呈現(xiàn)和多圖層混合。本實(shí)施例克服了傳統(tǒng)的車載LCD較短的產(chǎn)品生命周期，基于PC的系統(tǒng)總線接口無法適應(yīng)新標(biāo)準(zhǔn)和新顯示器類型等缺點(diǎn)。
[0034]本實(shí)施例使用Avalon交換式片上總線(簡稱Avalon總線)，Avalon總線是由Altera開發(fā)的一種專門的用以連接SOPC系統(tǒng)組件的連線技術(shù)，主要用于片內(nèi)處理器與外設(shè)以及外設(shè)與外設(shè)之間的互連。Avalon交換式總線由可編程片上系統(tǒng)(System on aProgrammable Chip, SOPC)生成器(Builder)自動(dòng)生成,每當(dāng)一個(gè)新的組件被添加到系統(tǒng)中或是某個(gè)外設(shè)的優(yōu)先級被改變，SOPC Builder就會(huì)自動(dòng)生成一個(gè)新的、最佳的Avalon交換式總線。SOPCBuilder為Avalon內(nèi)部自動(dòng)生成總線的一種技術(shù)，該Avalon交換式總線有基于向?qū)У呐渲梅绞?；可以并發(fā)操作的多主設(shè)備；內(nèi)建地址譯碼；原始的或動(dòng)態(tài)的位寬可變的外設(shè)接口 ；支持各種模式的Avalon傳輸；支持具有等待時(shí)間的讀寫傳輸:跨時(shí)鐘域電路等特點(diǎn)。
[0035]下面將結(jié)合附圖對本實(shí)施例做進(jìn)一步地詳細(xì)描述。
[0036]本實(shí)施例提供的一種車載IXD控制裝置，是用FPGA實(shí)現(xiàn)的，且基于多層AlphaBlending (阿爾法混合)的,系統(tǒng)組成如圖1所示，包括:IXD時(shí)序發(fā)生模塊；Avalon總線寄存器從機(jī)接口 ；Avalon總線DMA主機(jī)接口 ；圖層混合模塊。其中:
[0037]IXD時(shí)序發(fā)生模塊:產(chǎn)生時(shí)鐘同步信號，向IXD輸出；IXD按照時(shí)鐘同步信號，采取逐個(gè)掃描的方式點(diǎn)亮每一個(gè)像素點(diǎn)。
[0038]Avalon總線寄存器從機(jī)接口:由一系列的狀態(tài)寄存器組成的狀態(tài)寄存器組提供控制信號，以確定整個(gè)車載LCD控制裝置的工作狀態(tài)；其中，從端口的讀傳輸采用具有外設(shè)控制等待周期的從端口讀傳輸，從端口的寫傳輸采用具有外設(shè)控制等待周期的從端口寫傳輸;
[0039]Avalon總線DMA主機(jī)接口:在本IXD控制裝置中有多個(gè)(以5個(gè)為例)對SDRAM幀緩存的Avalon總線DMA主機(jī)接口，對應(yīng)5個(gè)圖層；這5個(gè)Avalon總線DMA主機(jī)接口都是從系統(tǒng)內(nèi)存的幀緩存中讀取數(shù)據(jù)的只讀主端口。所讀取的圖像數(shù)據(jù)中，DMA訪問幀緩存的起始地址和讀取長度由Avalon總線寄存器從機(jī)接口的狀態(tài)寄存器組給定。各Avalon總線DMA主機(jī)接口根據(jù)Avalon總線寄存器從機(jī)接口的指令，讀取相應(yīng)的圖層數(shù)據(jù)，發(fā)送到圖層混合模塊；
[0040]圖層混合模塊:使用Alpha Blending方法進(jìn)行多圖層的混合，將混合結(jié)果輸出到LCD;在多層圖像疊加中，每一層圖像的優(yōu)先級別不同，屏幕上顯示的最外一層的優(yōu)先級別最高，越往里優(yōu)先級別越低。當(dāng)外層為不透明時(shí)，對應(yīng)相同象素點(diǎn)的里面各層圖像均不可見；當(dāng)外層為部分透明時(shí)，里面各層依稀可見。
[0041]圖層混合模塊包括調(diào)色板和像素引擎，
[0042]調(diào)色板，用于對Avalon總線DMA主機(jī)接口發(fā)送的各層的圖像數(shù)據(jù)進(jìn)行處理，每個(gè)圖層可以設(shè)置一個(gè)調(diào)色板，在本實(shí)施例中，對于最內(nèi)側(cè)兩層沒有設(shè)置調(diào)色板，而是設(shè)計(jì)為最內(nèi)側(cè)兩層，即層I和層2的圖像直接疊加，然后再與其他圖層的圖像疊加，即層3-5層每層對應(yīng)一個(gè)調(diào)色板；
[0043]像素引擎，用于對Avalon總線DMA主機(jī)接口發(fā)送的圖像數(shù)據(jù)和/或調(diào)色板處理后的圖像進(jìn)行疊加，本實(shí)施例中，首先對層1、層2的圖像進(jìn)行疊加，然后對層1、層2疊加得結(jié)果與層3的圖像疊加，依此類推，對全部5層疊加后向LCD輸出。
[0044]本實(shí)施例采用的是直接內(nèi)存存取(Direct Memory Access,DMA)控制原理,所運(yùn)用到的DMA控制器如圖2所示，是基于N1s II系統(tǒng)實(shí)現(xiàn)的，N1s II中的DMA控制器包含2個(gè)Avalon-MM類型的主控制器端口(讀端口和寫端口)，一個(gè)用于DMA控制Avalon-ΜΜ類型的從端口以及內(nèi)部的一些寄存器構(gòu)成。圖1中的Avalon總線寄存器從機(jī)接口即是圖2中的DMA控制器的Avalon從控制器端口及寄存器組，而DMA控制器可以有多個(gè)主控制器讀寫端口，在圖1中的每個(gè)Avalon總線DMA主機(jī)接口都是一個(gè)獨(dú)立的Avalon主控制器端口。
[0045]優(yōu)選地，Avalon總線寄存器從機(jī)接口還為N1s II處理器提供控制通路，以變更狀態(tài)寄存器組的控制命令。
[0046]優(yōu)選地，IXD時(shí)序發(fā)生模塊，負(fù)責(zé)產(chǎn)生IXD的顯示時(shí)序，包括VSYNC，HSYNC等；還能夠通過設(shè)置適當(dāng)?shù)钠鹗嘉恢煤徒K止位置，實(shí)現(xiàn)層I到層4的圖像的畫中畫控制。IXD時(shí)序發(fā)生模塊產(chǎn)生正確的時(shí)鐘同步信號，分為場同步信號和行同步信號；對應(yīng)LCD顯示的像素時(shí)鐘的計(jì)數(shù)器和行計(jì)數(shù)器。
[0047]畫中畫的實(shí)現(xiàn)核心是像素時(shí)鐘的計(jì)數(shù)器和行計(jì)數(shù)器，像素時(shí)鐘的計(jì)數(shù)器和行計(jì)數(shù)器可以映射為平面坐標(biāo)，然后使用層數(shù)據(jù)有效信號(Act)來判斷相應(yīng)的圖層信號是否有效，則可以判定每個(gè)坐標(biāo)點(diǎn)處的層數(shù)據(jù)是否有效，實(shí)現(xiàn)畫中畫功能。
[0048]本實(shí)施例的上述裝置整體由FPGA實(shí)現(xiàn)。
[0049]優(yōu)選地，該裝置還提供了 MediaLB協(xié)議接口，能夠進(jìn)行MediaLB協(xié)議通信。
[0050]本實(shí)施例使用FPGA后，就只需要在FPGA邏輯中處理MediaLB協(xié)議，不需要使用專門的MediaLB器件。
[0051 ] 本實(shí)施例的車載IXD控制方法的流程，如圖3所示，包括:
[0052]步驟301:產(chǎn)生時(shí)鐘同步信號，向IXD輸出；
[0053]IXD時(shí)序發(fā)生模塊產(chǎn)生的時(shí)鐘同步信號向IXD輸出；
[0054]步驟302:根據(jù)控制信號讀取圖像數(shù)據(jù)；
[0055]各Avalon總線DMA主機(jī)接口根據(jù)Avalon總線寄存器從機(jī)接口的指令，讀取相應(yīng)的圖層數(shù)據(jù)，發(fā)送到圖層混合模塊；
[0056]步驟303:使用Alpha Blending方法對所述圖像數(shù)據(jù)混合,將混合結(jié)果輸出到LCD。
[0057]圖層混合模塊對相應(yīng)的圖層進(jìn)行混合疊加，其中，設(shè)置有調(diào)色板的圖層首先進(jìn)行調(diào)色板的相應(yīng)處理，在輸出到像素引擎，由像素引擎將各圖層疊加結(jié)果輸出到LCD顯示。
[0058]優(yōu)選地，設(shè)置畫中畫顯示的起始位置和終止位置，實(shí)現(xiàn)圖像的畫中畫控制。
[0059]優(yōu)選地，對所述圖像數(shù)據(jù)混合包括:
[0060]全部或部分圖層進(jìn)行調(diào)色板處理；
[0061]對讀取的圖像數(shù)據(jù)和/或調(diào)色板處理后的圖像進(jìn)行疊加，將疊加后的圖像數(shù)據(jù)向LCD輸出。
[0062]以5個(gè)圖層要進(jìn)行阿爾法混合為例，圖像信號由6Bits的紅、綠、藍(lán)信號構(gòu)成，這三個(gè)顏色分量的阿爾法混合要分開來進(jìn)行處理。
[0063]先把圖層I和圖層2的數(shù)據(jù)輸入到圖層混合模塊，圖層混合模塊對分別其進(jìn)行紅、綠、藍(lán)三種顏色的疊加；再將圖層3的數(shù)據(jù)由調(diào)色板進(jìn)行處理后輸入到圖層混合模塊，由圖層混合模塊對圖層I和圖層2混合后的數(shù)據(jù)、圖層3的處理后的數(shù)據(jù)進(jìn)行紅、綠、藍(lán)三種顏色的疊加；依此類推，最終得到5個(gè)圖層的阿爾法混合的結(jié)果，輸出到LCD顯示。
[0064]本領(lǐng)域普通技術(shù)人員可以理解上述方法中的全部或部分步驟可通過程序來指令相關(guān)硬件完成，所述程序可以存儲于計(jì)算機(jī)可讀存儲介質(zhì)中，如只讀存儲器、磁盤或光盤等?？蛇x地，上述實(shí)施例的全部或部分步驟也可以使用一個(gè)或多個(gè)集成電路來實(shí)現(xiàn)。相應(yīng)地，上述實(shí)施例中的各模塊/單元可以采用硬件的形式實(shí)現(xiàn)，也可以采用軟件功能模塊的形式實(shí)現(xiàn)。本申請不限制于任何特定形式的硬件和軟件的結(jié)合。
[0065]以上所述，僅為本發(fā)明的較佳實(shí)例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種車載液晶顯示器IXD控制裝置，其特征在于，用現(xiàn)場可編程門陣列FPGA實(shí)現(xiàn)，包括: IXD時(shí)序發(fā)生模塊，用于產(chǎn)生時(shí)鐘同步信號，向IXD輸出； Avalon總線寄存器從機(jī)接口，用于由狀態(tài)寄存器組提供控制信號，以確定整個(gè)車載IXD控制裝置的工作狀態(tài)； Avalon總線直接內(nèi)存存取DMA主機(jī)接口，用于根據(jù)所述控制信號讀取圖像數(shù)據(jù)，發(fā)送到圖層混合模塊；所讀取的圖像數(shù)據(jù)中，DMA訪問幀緩存的起始地址和讀取長度由所述Avalon總線寄存器從機(jī)接口的狀態(tài)寄存器組給定； 圖層混合模塊，用于使用阿爾法混合(Alpha Blending)方法進(jìn)行多圖層的混合，將混合結(jié)果輸出到LCD。
2.如權(quán)利要求1所述的裝置，其特征在于: 所述Avalon總線寄存器從機(jī)接口的從端口的讀傳輸采用具有外設(shè)控制等待周期的從端口讀傳輸，所述從端口的寫傳輸采用具有外設(shè)控制等待周期的從端口寫傳輸。
3.如權(quán)利要求1所述的裝置，其特征在于: 所述Avalon總線DMA主機(jī)接口的個(gè)數(shù)與所要處理的圖像的圖層數(shù)目對應(yīng)； 所述Avalon總線DMA主機(jī)接口是從系統(tǒng)內(nèi)存的幀緩存中讀取數(shù)據(jù)的只讀主端口。
4.如權(quán)利要求1所述的裝置，其特征在于: 所述圖層混合模塊包括調(diào)色板和像素引擎， 調(diào)色板，用于對Avalon總線DMA主機(jī)接口發(fā)送的圖像數(shù)據(jù)進(jìn)行處理，全部或部分圖層對應(yīng)設(shè)置有調(diào)色板； 像素引擎，用于對Avalon總線DMA主機(jī)接口發(fā)送的圖像數(shù)據(jù)和/或調(diào)色板處理后的圖像進(jìn)行疊加，將疊加后的圖像數(shù)據(jù)向LCD輸出。
5.如權(quán)利要求1所述的裝置，其特征在于: 所述IXD時(shí)序發(fā)生模塊，還用于設(shè)置畫中畫圖像顯示的起始位置和終止位置，實(shí)現(xiàn)圖像的畫中畫控制。
6.如權(quán)利要求1所述的裝置，其特征在于: 所述裝置還包括MediaLB協(xié)議接口。
7.如權(quán)利要求4所述的裝置，其特征在于: 所述像素引擎對多層圖像進(jìn)行疊加時(shí)，每一層圖像的優(yōu)先級別不同。
8.一種車載液晶顯示器IXD控制方法，其特征在于，該方法包括: 產(chǎn)生時(shí)鐘同步信號，向LCD輸出； 根據(jù)控制信號讀取圖像數(shù)據(jù)； 使用阿爾法混合(Alpha Blending)方法對所述圖像數(shù)據(jù)混合，將混合結(jié)果輸出到LCD。
9.如權(quán)利要求8所述的方法，其特征在于，還包括: 設(shè)置畫中畫顯示的起始位置和終止位置，實(shí)現(xiàn)圖像的畫中畫控制。
10.如權(quán)利要求8所述的方法，其特征在于，所述對所述圖像數(shù)據(jù)混合包括: 全部或部分圖層進(jìn)行調(diào)色板處理； 對讀取的圖像數(shù)據(jù)和/或調(diào)色板處理后的圖像進(jìn)行疊加，將疊加后的圖像數(shù)據(jù)向LCD 輸出。
【文檔編號】G09G3/36GK104134432SQ201410380025
【公開日】2014年11月5日 申請日期:2014年8月4日 優(yōu)先權(quán)日:2014年8月4日
【發(fā)明者】屈斌, 楊宗 申請人:浪潮(北京)電子信息產(chǎn)業(yè)有限公司