專利名稱：移位寄存裝置與有源陣列基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移位寄存裝置與基板，且特別涉及一種配置于基板的移位寄存裝 Bj^WiJIPi^1JS1IS- (active array substrate)。
背景技術(shù)：
近年來，隨著半導(dǎo)體科技蓬勃發(fā)展，攜帶型電子產(chǎn)品及平面顯示器產(chǎn)品也隨之興 起。而在眾多平面顯示器的類型當(dāng)中，液晶顯示器(Liquid CrystalDisplay, LCD)基于其 低電壓操作、無輻射線散射、重量輕以及體積小等優(yōu)點(diǎn)，隨即已成為顯示器產(chǎn)品的主流。也 亦因如此，無不驅(qū)使著各家廠商針對液晶顯示器的開發(fā)技術(shù)要朝向微型化及低制作成本發(fā)展。為了要將液晶顯示器的制作成本壓低，已有部分廠商通過非晶硅工藝而直接在面 板的玻璃基板上制作多級非晶硅移位寄存器(a-Si shift register)，借以來取代公知所 慣用的柵極驅(qū)動器(gate driver)，從而達(dá)到降低液晶顯示器的制作成本的目的。一般而言，每一移位寄存器中會設(shè)置一輸出晶體管，其在移位寄存器被開啟時(shí)導(dǎo) 通。此時(shí)，輸出晶體管的漏極接收到的時(shí)鐘脈沖信號會由其源極輸出以作為掃描信號，以通 過輸出時(shí)鐘脈沖信號來提升掃描信號的電壓電平。然而，在輸出晶體管未導(dǎo)通時(shí)，輸出晶體 管的漏極仍會接收到時(shí)鐘脈沖信號。此時(shí)，輸出晶體管等同于兩顆串聯(lián)的電容器，即晶體管 的柵極與漏極間的等效電容器及晶體管的柵極與源極間的等效電容器，以致于輸出晶體管 的源極會輸出漣波(ripple)，并且若漣波過大時(shí)，則可能會影響電路的運(yùn)行。因此，為了降 低漣波的大小，一般會在輸出晶體管的柵極及源極間并聯(lián)一較大電容值的電容器。由于此 電容器須具有較大電容值，因此會占有一定的布局面積，進(jìn)而影響移位寄存器內(nèi)部線路布 局的彈性。

發(fā)明內(nèi)容
本發(fā)明提供一種移位寄存裝置，可提升輸出晶體管的柵極與源極之間的電容值， 以降低其并聯(lián)的電容器的電容值。本發(fā)明亦提供一種有源陣列基板，可降低輸出晶體管的柵極與源極并聯(lián)的電容器 的面積，以降低移位寄存器的面積。本發(fā)明提出一種移位寄存裝置，包括多個(gè)彼此串接的移位寄存器。各移位寄存器 包括一啟始晶體管、一輸出晶體管、一電容器、一第一下拉電路及一第二下拉電路。啟始晶 體管具有一第一柵極、一第一源極以及一第一漏極，其中第一柵極耦接至前一級移位寄存 器，而第一源極耦接至一啟始信號。輸出晶體管具有一第二柵極、一第二源極以及一第二漏 極，其中第二柵極耦接至第一漏極，第二源極輸出一掃描信號，而第二漏極耦接至一第一時(shí) 鐘脈沖信號，并且第二柵極與第二源極之間的電容值(Cgs)大于第二柵極與第二漏極之間 的電容值(Cgd)。電容器耦接于第二源極與第二柵極之間。第一下拉電路耦接至第二柵極。 第二下拉電路耦接至第二源極。
4
在本發(fā)明的一實(shí)施例中，上述的第二柵極與第二源極之間的電容值(Cgs)與電容 器的電容值(C)的比例介于1 100至37 100之間。在本發(fā)明的一實(shí)施例中，上述的輸出晶體管為底柵極晶體管。在本發(fā)明的一實(shí)施例中，上述的輸出晶體管為頂柵極晶體管。在本發(fā)明的一實(shí)施例中，上述的第二源極包括多個(gè)彼此連接的源極分支，而第二 漏極包括多個(gè)彼此連接的漏極分支，這些源極分支與這些漏極分支彼此電性絕緣，且這些 源極分支的數(shù)量大于這些漏極分支的數(shù)量。在本發(fā)明的一實(shí)施例中，上述的這些源極分支與第二柵極的重疊面積大于這些漏 極分支與第二柵極的重疊面積。在本發(fā)明的一實(shí)施例中，上述的輸出晶體管具有一半導(dǎo)體層，且半導(dǎo)體層與柵極 的面積比例約為0. 001至0. 9。在本發(fā)明的一實(shí)施例中，上述的第二柵極為一矩形柵極，而半導(dǎo)體層為一矩形半 導(dǎo)體層。在本發(fā)明的一實(shí)施例中，上述的矩形柵極為一正方形柵極，而半導(dǎo)體層為一正方 形半導(dǎo)體層。在本發(fā)明的一實(shí)施例中，上述的矩形柵極為一長方形柵極，而半導(dǎo)體層為一長方 形半導(dǎo)體層。在本發(fā)明的一實(shí)施例中，上述的這些源極分支與這些漏極分支的延伸方向平行于 矩形柵極的兩個(gè)短邊，且這些源極分支與這些漏極分支分別從矩形柵極的兩個(gè)長邊延伸至 半導(dǎo)體層上。在本發(fā)明的一實(shí)施例中，上述的矩形柵極的至少一邊與矩形半導(dǎo)體層的一邊的最 短距離大于3微米。在本發(fā)明的一實(shí)施例中，上述的這些源極分支與這些漏極分支的延伸方向彼此平 行。在本發(fā)明的一實(shí)施例中，上述的半導(dǎo)體層包括多個(gè)彼此獨(dú)立的半導(dǎo)體圖案，且任 兩個(gè)相鄰的半導(dǎo)體圖案之間維持一間隙。在本發(fā)明的一實(shí)施例中，上述的間隙約為3微米至100微米。本發(fā)明亦提出一種有源陣列基板，其包括一基板、一驅(qū)動電路及一有源陣列。基板 具有一有源區(qū)以及一周邊電路區(qū)。驅(qū)動電路位于基板上并位于周邊電路區(qū)內(nèi)，驅(qū)動電路包 括如上所述的移位寄存裝置。有源陣列位于基板上并位于有源區(qū)內(nèi)，與驅(qū)動電路電性連接。基于上述，本發(fā)明的移位寄存裝置與有源陣列基板，其通過增加輸出晶體管的源 極與柵極的重疊面積，以增加輸出晶體管柵極與源極間的電容值。借此，可減少與輸出晶體 管耦接的電容器的電容值，以降低電容器的面積。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳 細(xì)說明如下。


圖1為依照本發(fā)明一實(shí)施例所示出的有源陣列基板的俯視示意圖。圖2為圖1依據(jù)本發(fā)明一實(shí)施例所示出的移位寄存器的電路圖。
圖3為本發(fā)明一實(shí)施例所示出移位寄存器SR的運(yùn)行時(shí)序圖。圖4A為依照本發(fā)明一實(shí)施例所示出的輸出晶體管MO的俯視示意圖。圖4B為依照本發(fā)明另一實(shí)施例所示出的輸出晶體管MO的俯視示意圖。圖4C為依照本發(fā)明另一實(shí)施例所示出的輸出晶體管MO的俯視示意圖。圖4D為依照本發(fā)明另一實(shí)施例所示出的輸出晶體管MO的俯視示意圖。圖4E為依照本發(fā)明另一實(shí)施例所示出的輸出晶體管MO的俯視示意圖。圖5為圖1依據(jù)本發(fā)明另一實(shí)施例所示出的移位寄存器的電路圖。圖6為本發(fā)明另一實(shí)施例所示出移位寄存器SR的運(yùn)行時(shí)序圖。其中，附圖標(biāo)記說明如下100 有源陣列基板102 基板104:驅(qū)動電路106 有源區(qū)108 周邊電路區(qū)110:像素結(jié)構(gòu)110a:薄膜晶體管IlOb:像素電極112:掃描線114:數(shù)據(jù)線116:源極驅(qū)動器118:移位寄存裝置400、400，、400”、400”，柵極402、402，、402，，半導(dǎo)體層404 漏極分支406:源極分支408 漏極連接線410 源極連接線A、B:節(jié)點(diǎn)C1、C2:電容器Cgs、Cgd 等效電容器CK、XCK 時(shí)鐘脈沖信號L 長度MS、MO、Ml M5 晶體管S:間隙SC、SC(n)、SC(n+l)掃描信號SR 移位寄存器SS 啟始信號Tl T4 期間VSS、VSS2 參考電壓
VST 垂直啟始信號W:寬度
具體實(shí)施例方式圖1為依照本發(fā)明一實(shí)施例所示出的有源陣列基板的俯視示意圖。請參照圖1， 有源陣列基板100包括基板102、驅(qū)動電路104與有源陣列。基板100具有有源區(qū)106以 及周邊電路區(qū)108。基板110的材料例如為玻璃、塑膠或是其他合適的材質(zhì)。有源陣列位 于基板100上并位于有源區(qū)106內(nèi)，與驅(qū)動電路104電性連接。有源陣列包括多個(gè)像素結(jié) 構(gòu)110、與像素結(jié)構(gòu)110電性連接的多條數(shù)據(jù)線114與多條掃描線112。數(shù)據(jù)線114與掃描 線112的材料例如為金屬。每一個(gè)像素結(jié)構(gòu)110電性連接于一條數(shù)據(jù)線114與一條掃描線 112，以通過數(shù)據(jù)線114與掃描線112而進(jìn)行驅(qū)動。每個(gè)像素結(jié)構(gòu)110中主要具有薄膜晶體 管IlOa與像素電極IlOb0驅(qū)動電路104位于基板100上并位于周邊電路區(qū)110內(nèi)。驅(qū)動電路104包括源極 驅(qū)動器116及移位寄存裝置118。移位寄存裝置118依序提供掃描信號SC至掃描線112。 源極驅(qū)動器116提供顯示數(shù)據(jù)至數(shù)據(jù)線114。在本實(shí)施例中，移位寄存裝置118包括多個(gè)彼 此串接在一起的移位寄存器SR，而這些移位寄存器SR依據(jù)垂直啟始信號VST、時(shí)鐘脈沖信 號CK與XCK依序開啟并輸出掃描信號SC，其中時(shí)鐘脈沖信號CK可與XCK相位差180度，亦 即時(shí)鐘脈沖信號CK可時(shí)鐘脈沖信號XCK的反相信號，但其他實(shí)施例并不限制于此。圖2為圖1依據(jù)本發(fā)明一實(shí)施例所示出的移位寄存器的電路圖。請參照圖1及圖 2，在本實(shí)施例中，移位寄存器SR包括啟始晶體管MS、輸出晶體管M0、電容器Cl、晶體管Ml 及M2，其中啟始晶體管MS、輸出晶體管M0、晶體管Ml及M2可以為一底柵極晶體管或一頂 柵極晶體管。啟始晶體管MS的柵極及源極可耦接至前一級移位寄存器RS以接收啟始信號 SS，其中啟始信號SS為前一級移位寄存器RS的掃描信號SC。但若移位寄存器SR為第一 個(gè)，則啟始晶體管MS的柵極及源極則耦接至一垂直啟動信號VST。輸出晶體管MO的柵極耦接至啟始晶體管MS的漏極，輸出晶體管MO的源極輸出對 應(yīng)的掃描信號SC (η)。當(dāng)移位寄存器為奇數(shù)的移位寄存器時(shí)，輸出晶體管MO的漏極耦接至 時(shí)鐘脈沖信號CK ；反之，則輸出晶體管MO的漏極耦接至?xí)r鐘脈沖信號XCK。其中，輸出晶體 管MO的柵極與源極之間的等效電容器Cgs的電容值大于輸出晶體管MO的柵極與漏極之間 的等效電容器Cgd的電容值。電容器Cl耦接于輸出晶體管MO的柵極與源極之間，并且等 效電容器Cgs的電容值與電容器Cl的電容值的比例介于1 100至37 100之間。晶體管Ml的漏極耦接至輸出晶體管MO的柵極，晶體管Ml的源極耦接至參考電壓 VSS,晶體管Ml的柵極耦接至后一級移位寄存器RS的掃描信號SC(n+l)，其中晶體管Ml可 視為一下拉電路，以下拉輸出晶體管MO的柵極的電壓電平。晶體管M2的漏極耦接至輸出 晶體管MO的源極，晶體管M2的源極耦接至參考電壓VSS。當(dāng)移位寄存器為奇數(shù)的移位寄存 器時(shí)，晶體管M2的柵極耦接至?xí)r鐘脈沖信號XCK ；反之，則晶體管M2的柵極耦接至?xí)r鐘脈 沖信號CK。其中，晶體管M2亦可視為一下拉電路，以下拉掃描信號SC(n)的電壓電平。圖3為本發(fā)明一實(shí)施例所示出移位寄存器SR的運(yùn)行時(shí)序圖。請參照圖1至圖3， 在此以第一個(gè)移位寄存器為例，在期間Tl中，啟始晶體管MS接收到啟始信號SS(即垂直啟 始信號VST)，啟始晶體管MS會導(dǎo)通以將啟始信號SS傳送至輸出晶體管MO的柵極。此時(shí)，
7啟始信號SS會對電容器Cl充電，以致于節(jié)點(diǎn)A的電壓電平會上升，并且當(dāng)節(jié)點(diǎn)A的電壓電 平大于輸出晶體管MO的臨界電壓時(shí)，輸出晶體管MO會導(dǎo)通。在期間T2中，輸出晶體管MO會接收到時(shí)鐘脈沖信號CK，并且將時(shí)鐘脈沖信號CK 輸出以作為掃描信號SC (η)。如圖2所示，電容器Cl與輸出晶體管MO形成自舉(bootstrap) 組態(tài)，因此在時(shí)鐘脈沖信號CK輸出時(shí)鐘脈沖信號CK時(shí)，節(jié)點(diǎn)A的電壓電平會突然上升。換 言之，在輸出晶體管MO輸出時(shí)鐘脈沖信號CK時(shí)，輸出晶體管MO的源極的電壓電平會等于 時(shí)鐘脈沖信號CK，而電容器Cl儲存的電位差仍然存在，以致于節(jié)點(diǎn)A的電壓電平會被抬升。在期間T3中，晶體管M2會接收到時(shí)鐘脈沖信號XCK而導(dǎo)通，借此下拉掃描信號 SC(η)的電壓電平為參考電壓VSS。并且，晶體管Ml會接收到掃描信號SC(η+1)而導(dǎo)通，借 此下拉節(jié)點(diǎn)A的電壓電平為參考電壓VSS。在期間Τ4中及其之后，雖然輸出晶體管MO處 于不導(dǎo)通狀態(tài)，但輸出晶體管MO會相似于兩顆電容器串接，因此在時(shí)鐘脈沖信號CK的上升 緣及下降緣時(shí)，節(jié)點(diǎn)A及掃描信號SC (η)仍會產(chǎn)生漣波。由于節(jié)點(diǎn)A位于電路內(nèi)部，因此可 以忽略。但掃描信號SC(n)的漣波可能造成薄膜晶體管IlOa錯(cuò)誤的動作，因此掃描信號 SC(η)的漣波越小越好。依據(jù)上述，本發(fā)明的電容器Cl的電容值與等效電容器Cgs的電容值的總和會大于 等效電容器Cgd的電容值，以此抑制掃描信號SC(n)的漣波的大小。并且，本發(fā)明可通過修 改輸出晶體管MO工藝的光罩(此于稍后說明)，進(jìn)而提升等效電容器Cgs的電容值。在等 效電容器Cgs的電容值提升之后，則可對應(yīng)的減少電容器Cl的電容值，進(jìn)而減少形成電容 器Cl的面積。此外，其他移位寄存器SR的動作可參照上述說明，其不同之處在于運(yùn)行時(shí)序上的 不同，并且圖3中A’為示出第二個(gè)移存寄存器的節(jié)點(diǎn)A的運(yùn)行時(shí)序，本領(lǐng)域普通技術(shù)人員 可自行理解，則不再詳述。圖4A為依照本發(fā)明一實(shí)施例所示出的輸出晶體管MO的俯視示意圖。請參照圖4A， 輸出晶體管MO包括柵極400、柵絕緣層(為了便于說明，未示出)、半導(dǎo)體層402、多個(gè)源極 分支406、源極連接線410、多個(gè)漏極分支404與漏極連接線408。柵極400的材料例如為金 屬。柵極400例如為矩形柵極。柵絕緣層配置于柵極400上，而柵絕緣層的材料例如為氧 化硅、氮化硅或是其他合適的介電材料。半導(dǎo)體層402配置于柵絕緣層上且位于柵極400上方，以作為溝道層之用，而半導(dǎo) 體層402的材料例如為非晶硅。半導(dǎo)體層402例如為矩形半導(dǎo)體層。半導(dǎo)體層402與柵極 400的面積比例約為0. 001至0. 9。源極分支406通過源極連接線410彼此電性連接以形 成源極，而漏極分支404通過漏極連接線408彼此電性連接以形成漏極，且源極分支406與 漏極分支404彼此電性絕緣。源極分支406、源極連接線410、漏極分支404與漏極連接線 408的材料例如為金屬。此外，源極分支406與漏極分支404的延伸方向彼此平行，且源極 分支406與漏極分支404分別從柵極400的兩個(gè)對邊延伸至半導(dǎo)體層402上，且交替排列 于半導(dǎo)體層402上。如圖4A所示，源極分支406的數(shù)量大于漏極分支404的數(shù)量，進(jìn)而使 源極分支406與柵極400的重疊面積大于漏極分支404與柵極400的重疊面積，借此可提 升輸出晶體管MO的柵極與源極間的等效電容器Cgs的電容值。詳細(xì)地說，在本實(shí)施例中，柵極400例如為正方形柵極，而半導(dǎo)體層402例如為正 方形導(dǎo)體層。此外，采用增加?xùn)艠O400的面積的方式以使半導(dǎo)體層402與柵極400的面積
8比例約為0. 001至0. 9。增加?xùn)艠O400的面積的方式例如是使柵極400的一邊與半導(dǎo)體層 402的一邊的最短距離大于3微米。特別一提的是，在本實(shí)施例中，柵極400的一邊與半導(dǎo)體層402的一邊的最短距離 大于3微米，使得半導(dǎo)體層402與柵極400的面積比例可以約為0. 001至0. 9。在另一實(shí)施 例中，也可以是柵極的四邊與半導(dǎo)體層的四邊的最短距離皆大于3微米(如圖4B所示)， 以進(jìn)一步地增加?xùn)艠O的面積(減小半導(dǎo)體層與柵極的面積比例)。此外，在圖4B中，柵極 400’的每一邊與半導(dǎo)體層402的每一邊的最短距離可以彼此相同或不同。當(dāng)然，在其他實(shí) 施例中，也可以是柵極兩邊與半導(dǎo)體層的兩邊的最短距離皆大于3微米，或是柵極的三邊 與半導(dǎo)體層的三邊的最短距離皆大于3微米，且這些最短距離可以相同或不同。再者，在本實(shí)施例中，柵極400可往圖示下方延伸，以增加?xùn)艠O400與源極分支406 重疊的面積，甚至與源極連接線410重疊(如圖4C所示)。在圖示4C中，柵極400”往圖示 下方延伸，致使源極連接線410位于柵極400”上，借此可增加輸出晶體管MO的柵極與源極 間的等效電容器Cgs的電容值。在本實(shí)施例中，源極連接線410與柵極400”為部分重疊， 但在其他實(shí)施例中，源極連接線410與柵極400”可以為完全重疊，并且源極連接線410與 柵極400”重疊的比例可自行調(diào)整。圖4D為依照本發(fā)明另一實(shí)施例所示出的輸出晶體管MO的俯視示意圖。請參照圖 4D，在輸出晶體管MO中，半導(dǎo)體層202’為多個(gè)彼此獨(dú)立的半導(dǎo)體圖案(未標(biāo)示)，且任兩 個(gè)相鄰的半導(dǎo)體圖案之間維持一個(gè)間隙S，致使半導(dǎo)體層402’與柵極400的面積比例約為 0.001至0.9。間隙S例如約為3微米至100微米，并且這些間隙S可以相同或不同。并且， 在每一半導(dǎo)體圖案上，源極分支406的數(shù)量大于漏極分支404的數(shù)量，進(jìn)而使源極分支406 與柵極400的重疊面積遠(yuǎn)大于漏極分支404與柵極400的重疊面積，借此可大幅提升輸出 晶體管MO的柵極與源極間的等效電容器Cgs的電容值。值得一提的是，在以上各個(gè)實(shí)施例 中，柵極皆為正方形，但在其他實(shí)施例中，柵極與半導(dǎo)體層也可以皆為長方形。圖4E為依照本發(fā)明另一實(shí)施例所示出的底柵極薄膜晶體管的俯視示意圖。請參 照圖4E，在本實(shí)施例中，柵極400””與半導(dǎo)體層402”皆為長方形。源極分支406與漏極分 支404的延伸方向例如平行于柵極400”’的兩個(gè)短邊，且源極分支404與漏極分支406分 別從柵極400”，的兩個(gè)長邊延伸至半導(dǎo)體層402”上。此外，在圖4E中，其余元件之間的配 置關(guān)系皆與圖4B中的元件的配置關(guān)系相同，即柵極400”’的四邊與半導(dǎo)體層402”的四邊 的最短距離皆大于3微米，且這些最短距離可以相同或不同。當(dāng)然，在柵極400”’與半導(dǎo)體層402”皆為長方形的情況下，也可以是柵極400”’ 的一邊(兩邊或三邊)與半導(dǎo)體層402”的一邊(兩邊或三邊)的最短距離皆大于3微米； 或是半導(dǎo)體層402”為多個(gè)彼此獨(dú)立的半導(dǎo)體圖案，且任兩個(gè)相鄰的半導(dǎo)體圖案之間維持一 個(gè)間隙；或是柵極400”’的一邊(兩邊或三邊)與半導(dǎo)體層402”的一邊(兩邊或三邊)的 最短距離皆大于3微米，且半導(dǎo)體層402”為多個(gè)彼此獨(dú)立的半導(dǎo)體圖案，且任兩個(gè)相鄰的 半導(dǎo)體圖案之間維持一個(gè)間隙。圖5為圖1依據(jù)本發(fā)明另一實(shí)施例所示出的移位寄存器的電路圖。請參照圖2及 圖5，其不同之處在于本實(shí)施的移位寄存器SR還包括晶體管M3、M4、M5及電容器C2，與相同 于圖2的元件其動作亦相似，在此則不再贅述。晶體管M3的柵極耦接至啟始晶體管MS的 漏極，晶體管M3的源極耦接至參考電壓VSS。電容器C2耦接于時(shí)鐘脈沖信號CK (或XCK)與晶體管M3的漏極之間。晶體管M4的漏極耦接至啟始晶體管MS的漏極，晶體管M4的柵 極耦接至晶體管M3的漏極，晶體管M4的源極耦接至參考電壓VSS2。晶體管M5的漏極耦接 至輸出晶體管MO的源極，晶體管M5的柵極耦接至晶體管M3的漏極，晶體管M5的源極耦接 至參考電壓VSS。圖6為本發(fā)明另一實(shí)施例所示出移位寄存器SR的運(yùn)行時(shí)序圖。請參照圖5及圖 6，在此同樣以第一個(gè)位移寄存器SR為例，在期間Tl中，晶體管M3會接收到啟始信號SS而 導(dǎo)通，晶體管M4、M5則呈現(xiàn)不導(dǎo)通，電容器C2經(jīng)由導(dǎo)通的晶體管M3而耦接至參考電壓VSS。 在期間T2中，而導(dǎo)通的晶體管M3將電容器C2耦接于時(shí)鐘脈沖信號CK與參考電壓VSS之 間，并且時(shí)鐘脈沖信號CK會對電容器C2充電，因此節(jié)點(diǎn)B會在時(shí)鐘脈沖信號CK上升緣出 現(xiàn)突波。在期間T3中，晶體管Ml及M2會導(dǎo)通，以分別下拉節(jié)點(diǎn)A及掃描信號SC(n)的電 壓電平，以致于晶體管M3會不導(dǎo)通。在期間T4中，由于晶體管M3會不導(dǎo)通，因此時(shí)鐘脈沖信號CK可通過電容器C2拉 抬節(jié)點(diǎn)B的電壓電平，以致于晶體管M4及M5會導(dǎo)通，而導(dǎo)通的晶體管M4會下拉節(jié)點(diǎn)A的 電壓電平至參考電壓VSS2，而導(dǎo)通的晶體管M5會下拉掃描信號SC (η)的電壓電平至參考電 壓VSS。值得一提的是，在其他實(shí)施例中，晶體管Μ4的源極亦可耦接至參考電壓VSS，此可 依據(jù)設(shè)計(jì)的需求而自行變更。綜上所述，本發(fā)明的移位寄存裝置與有源陣列基板，其通過增加源極分支與柵極 的重疊面積，甚至使源極連接線與柵極重疊，以增加輸出晶體管柵極與源極間的電容值。借 此，可減少與輸出晶體管耦接的電容器的電容值，以降低電容器的面積。并且，可通過使輸 出晶體管的半導(dǎo)體層與柵極的面積比例約為0. 001至0. 9，因此輸出晶體管產(chǎn)生高自發(fā)熱 時(shí)，可以有效地提高散熱率，以避免因自發(fā)熱而導(dǎo)致元件的可靠度降低。雖然本發(fā)明已以實(shí)施例公開如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明 的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的保護(hù)范圍為準(zhǔn)。
10
權(quán)利要求
一種移位寄存裝置，包括多個(gè)彼此串接的移位寄存器，各所述移位寄存器包括一啟始晶體管，具有一第一柵極、一第一源極以及一第一漏極，該第一柵極耦接至前一級移位寄存器，而該第一源極耦接至一啟始信號；一輸出晶體管，具有一第二柵極、一第二源極以及一第二漏極，該第二柵極耦接至該第一漏極，該第二源極輸出一掃描信號，而該第二漏極耦接至一第一時(shí)鐘脈沖信號，其中該第二柵極與該第二源極之間的電容值大于該第二柵極與該第二漏極之間的電容值；一電容器，耦接于該第二源極與該第二柵極之間；一第一下拉電路，耦接至該第二柵極；以及一第二下拉電路，耦接至該第二源極。
2.如權(quán)利要求1所述的移位寄存裝置，其中該第二柵極與該第二源極之間的電容值與 該電容器的電容值的比例介于1 100至37 100之間。
3.如權(quán)利要求1所述的移位寄存裝置，其中該輸出晶體管為底柵極晶體管。
4.如權(quán)利要求3所述的移位寄存裝置，其中該第二源極包括多個(gè)彼此連接的源極分 支，而該第二漏極包括多個(gè)彼此連接的漏極分支，所述多個(gè)源極分支與所述多個(gè)漏極分支 彼此電性絕緣，且所述多個(gè)源極分支的數(shù)量大于所述多個(gè)漏極分支的數(shù)量。
5.如權(quán)利要求4所述的移位寄存裝置，其中所述多個(gè)源極分支與該第二柵極的重疊面 積大于所述多個(gè)漏極分支與該第二柵極的重疊面積。
6.如權(quán)利要求1所述的移位寄存裝置，其中該輸出晶體管為頂柵極晶體管。
7.如權(quán)利要求6所述的移位寄存裝置，其中該第二源極包括多個(gè)彼此連接的源極分 支，而該第二漏極包括多個(gè)彼此連接的漏極分支，所述多個(gè)源極分支與所述多個(gè)漏極分支 彼此電性絕緣，且所述多個(gè)源極分支的數(shù)量大于所述多個(gè)漏極分支的數(shù)量。
8.如權(quán)利要求7所述的移位寄存裝置，其中所述多個(gè)源極分支與該第二柵極的重疊面 積大于所述多個(gè)漏極分支與該第二柵極的重疊面積。
9.如權(quán)利要求1所述的移位寄存裝置，其中該輸出晶體管具有一半導(dǎo)體層，且該半導(dǎo) 體層與該柵極的面積比例約為0. 001至0. 9。
10.如權(quán)利要求7所述的移位寄存裝置，其中該第二柵極為一矩形柵極，而該半導(dǎo)體層 為一矩形半導(dǎo)體層。
11.如權(quán)利要求10所述的移位寄存裝置，其中該矩形柵極為一正方形柵極，而該半導(dǎo) 體層為一正方形半導(dǎo)體層。
12.如權(quán)利要求10所述的移位寄存裝置，其中該矩形柵極為一長方形柵極，而該半導(dǎo) 體層為一長方形半導(dǎo)體層。
13.如權(quán)利要求12所述的移位寄存裝置，其中所述多個(gè)源極分支與所述多個(gè)漏極分支 的延伸方向平行于該矩形柵極的兩個(gè)短邊，且所述多個(gè)源極分支與所述多個(gè)漏極分支分別 從該矩形柵極的兩個(gè)長邊延伸至該半導(dǎo)體層上。
14.如權(quán)利要求10所述的移位寄存裝置，其中該矩形柵極的至少一邊與該矩形半導(dǎo)體 層的一邊的最短距離大于3微米。
15.如權(quán)利要求7所述的移位寄存裝置，其中所述多個(gè)源極分支與所述多個(gè)漏極分支 的延伸方向彼此平行。
16.如權(quán)利要求1所述的移位寄存裝置，其中該半導(dǎo)體層包括多個(gè)彼此獨(dú)立的半導(dǎo)體 圖案，且任兩個(gè)相鄰的所述半導(dǎo)體圖案之間維持一間隙。
17.如權(quán)利要求16所述的移位寄存裝置，其中該間隙約為3微米至100微米。
18.一種有源陣列基板，包括一基板，具有一有源區(qū)以及一周邊電路區(qū)；一驅(qū)動電路，位于該基板上并位于該周邊電路區(qū)內(nèi)，該驅(qū)動電路包括如權(quán)利要求1至 17中任一項(xiàng)所述的移位寄存裝置；以及一有源陣列，位于該基板上并位于該有源區(qū)內(nèi)，與該驅(qū)動電路電性連接。
全文摘要
一種移位寄存裝置與有源陣列基板。移位寄存裝置包括多個(gè)彼此串接的移位寄存器。各移位寄存器包括一啟始晶體管、一輸出晶體管、一電容器、一第一下拉電路及一第二下拉電路。啟始晶體管具有一第一柵極、一第一源極以及一第一漏極，其中第一柵極耦接至前一級移位寄存器，而第一源極耦接至一啟始信號。輸出晶體管具有一第二柵極、一第二源極以及一第二漏極，其中第二柵極耦接至第一漏極，第二源極輸出一掃描信號，而第二漏極耦接至一第一時(shí)鐘脈沖信號，并且第二柵極與第二源極之間的電容值大于第二柵極與第二漏極之間的電容值。電容器耦接于第二源極與第二柵極之間。第一下拉電路耦接至第二柵極。第二下拉電路耦接至第二源極。本發(fā)明可降低電容器面積。
文檔編號G09G3/36GK101944318SQ201010269740
公開日2011年1月12日 申請日期2010年8月31日 優(yōu)先權(quán)日2010年8月31日
發(fā)明者沈光仁, 陳俊雄, 陳培銘, 魏全生, 黃偉明, 黃章祐 申請人:友達(dá)光電股份有限公司