專利名稱：液晶顯示裝置的驅動電路的制作方法
技術領域：
本發(fā)明涉及一種驅動電路，且特別涉及一種液晶顯示裝置的驅動電路。
背景技術：
近年來科技產(chǎn)業(yè)發(fā)達，各類電子產(chǎn)品更是目新月異。其中，由于液晶顯示器具有薄型化、低耗電，以及能與半導體制程技術兼容等優(yōu)點，已經(jīng)在短短的時間內擴及各范圍的應用層面，甚至已經(jīng)成為平面顯示器的主流。而在液晶顯示器中，驅動電路往往是畫面顯示重要的關鍵技術之一。因此，如何將驅動電路加以改善已成為亟待解決的問題。
在近來發(fā)展的液晶顯示器的驅動電路中，其作法是在玻璃基板上制造一包含多個驅動電路單元的驅動電路，并利用這些驅動電路單元依序輸出驅動信號至掃瞄線中，如此便可取代使用一般的驅動集成電路，進而節(jié)省使用驅動集成電路的昂貴成本。此外，更將輸出的驅動信號傳送至下一級的驅動電路單元作為啟始信號，并且將輸出的驅動信號反饋至前級的驅動電路單元，藉以釋放電路中的累積電荷，并穩(wěn)定輸出的驅動信號。然而，這樣卻會造成輸出的驅動信號所需傳送的負載過多，而導致輸出的驅動信號不正確的情形。
現(xiàn)有的作法是設計每一級驅動電路單元另外輸出一進位信號，以作為下一級驅動電路單元的啟始信號，并且反饋至前級的驅動電路單元，藉以釋放電路中的累積電荷，并穩(wěn)定輸出的驅動信號。但是，由于輸出的進位信號會受到信號耦合效應的影響，使得輸出的進位信號不如預期的正確，而造成電路產(chǎn)生誤動作的情形。
因此，有必要提出一種驅動電路，可穩(wěn)定地輸出進位信號，藉以避免電路的誤動作。

發(fā)明內容
本發(fā)明的目的是在提供一種驅動電路，以避免電路發(fā)生誤動作的情形。
根據(jù)本發(fā)明的上述目的，提出一種驅動電路。依照本發(fā)明一實施例，此驅動電路由一時序信號控制以驅動一液晶顯示器的多條掃瞄線，且此驅動電路包含多個循序連接的驅動電路單元，其中每一個驅動電路單元包括一輸入單元、一輸出單元、一下拉電路以及一控制單元。
輸入單元接收一啟始信號，以產(chǎn)生一第一信號。而輸出單元接收時序信號及第一信號，以輸出一驅動信號及一進位信號。下拉電路則耦接輸出單元、輸入單元以及一電壓源，并包括一正相下拉電路、一反相下拉電路以及一主要下拉電路。正相下拉電路用于接收正相時序信號以控制輸出單元，反相下拉電路則是接收反相時序信號以控制輸出單元，而主要下拉電路則接收下一級進位信號以控制輸出單元。另外，控制單元耦接下拉電路、輸出單元以及電壓源以控制輸出單元。
因此，藉由此驅動電路可穩(wěn)定輸出的驅動信號以及進位信號，并避免輸出的信號受到耦合效應的影響，進而造成整體電路的誤動作。


為讓本發(fā)明的上述和其它目的、特征、優(yōu)點與實施例能更明顯易懂，附圖的詳細說明如下圖1，示出了依照本發(fā)明一實施例的一種液晶顯示面板的示意圖。
圖2示出了依照本發(fā)明一第一實施例的一種驅動電路單元結構的示意圖。
圖3示出了依照本發(fā)明一第二實施例的一種驅動電路單元結構的示意圖。
圖4示出了依照本發(fā)明一第三實施例的一種驅動電路單元結構的示意圖。
圖5示出了依照本發(fā)明一實施例的一種驅動電路單元中動作的時序圖。
附圖符號說明100驅動電路 210下拉電路102、200、300、400驅動電路單元 212正相下拉電路202輸入單元 214反相下拉電路204輸出單元 216主要下拉電路SDN第N級驅動信號 220、222、224控制單元STN第N級進位信號 FS第一信號
CK正相時序信號 M1～M6晶體管XCK反相時序信號 VSS電壓源具體實施方式
本發(fā)明是提供一種驅動電路，以避免因耦合效應造成電路的誤動作。
請參照圖1，示出了依照本發(fā)明一實施例的一種液晶顯示面板的示意圖。其中，依照本實施例的驅動電路100包含多個循序連接的驅動電路單元102，其中每一個驅動電路單元102的結構均相同。而此驅動電路100更由一時序信號控制，以驅動一液晶顯示器的多條掃瞄線，其中，時序信號又分為一正相時序信號CK及一反相時序信號XCK，且兩信號彼此相位相反。其中，任相鄰的兩驅動電路單元102，其中之一接收正相時序信號CK，另一則接收反相時序信號XCK。根據(jù)一實施例，若第N級的驅動電路單元接收正相時序信號CK，第(N+1)級和第(N□1)級的驅動電路單元則接收反相時序信號XCK。
請參照圖2，示出了依照本發(fā)明一第一實施例的一種驅動電路單元結構的示意圖。在本實施例中，以第N級的驅動電路單元200為例。此驅動電路單元200包括一輸入單元202、一輸出單元204、一下拉電路210以及一控制單元220，其中，下拉電路210更包括一正相下拉電路212、一反相下拉電路214以及一主要下拉電路216。在以第N級驅動電路單元200為例的本實施例中，輸出單元204用于接收正相時序信號CK，并輸出本級，即第N級，的一驅動信號SDN至掃瞄線中，以及輸出一進位信號STN至下一級，即第(N+1)級，的驅動電路單元，用于作為下一級的驅動信號。而輸入單元202用于接收由前級，即第(N□1)級，驅動電路單元所輸出的進位信號STN-1，并將其作為本級，即第N級，的一驅動信號，且輸入單元202與輸出單元204耦接，并產(chǎn)生一第一信號FS傳送至輸出單元204中。另外，下拉電路210中的正相下拉電路212、反相下拉電路214以及主要下拉電路216，均與輸入單元202、輸出單元204以及一電壓源VSS耦接，其中，正相下拉電路212接收正相時序信號CK以控制輸出單元204，反相下拉電路214接收反相時序信號XCK以控制輸出單元204，而主要下拉電路216則接收下一級驅動電路單元所輸出的進位信號STN+1以控制輸出單元204。而控制單元220則是耦接下拉電路210中的正相下拉電路212、輸出單元204以及電壓源VSS以控制輸出單元204。
根據(jù)本實施例，輸入單元202包含一晶體管M1，其中晶體管M1的柵極端與第一源漏極端均接收由前級，即第(N□1)級，驅動電路單元所輸出的進位信號STN-1，而其第二源漏極端用于產(chǎn)生第一信號FS，并傳送至輸出單元204中。而輸出單元204包含一晶體管M2及一晶體管M3，其中晶體管M2及M3的柵極端均耦接晶體管M1的第二源漏極端，并接收第一信號FS，且晶體管M2及M3的第一源漏極端均用于接收正相時序信號CK。而晶體管M2的第二源漏極端輸出本級，即第N級，的驅動信號SDN至掃瞄線中，而晶體管M3的第二源漏極端輸出本級，即第N級，的進位信號STN至下一級，即第(N+1)級驅動電路單元作為驅動信號。
另外，下拉電路210中的正相下拉電路212、反相下拉電路214以及主要下拉電路216，均與晶體管M1的第二源漏極端、晶體管M2及M3的柵極端、晶體管M2的第二源漏極端以及電壓源VSS耦接。其中，正相下拉電路212根據(jù)正相時序信號CK來穩(wěn)定本級驅動信號SDN，反相下拉電路214根據(jù)反相時序信號XCK來穩(wěn)定本級驅動信號SDN，而主要下拉電路216則根據(jù)下一級驅動電路單元所輸出的進位信號STN+1來穩(wěn)定本級驅動信號SDN。而控制單元220包含一晶體管M4，其中，晶體管M4的柵極端耦接正相下拉電路212，而其第一源漏極端與晶體管M3的第二源漏極端耦接，其第二源漏極端耦接電壓源VSS。
以下將說明在本實施例中，驅動電路單元200的動作情形。圖5示出了依照本發(fā)明一實施例的一種驅動電路單元中動作的時序圖。請同時參照圖2與圖5，且以第N級驅動電路單元200為例。在時間t1時，由前級，即第(N-1)級驅動電路單元所輸出的進位信號STN-1為高電平狀態(tài)。其中，此進位信號STN-1同時傳送至晶體管M1的柵極端及第一源漏極端，藉以開啟晶體管M1，并通過晶體管M1，將第一源漏極端接收的進位信號STN-1傳送至第二源漏極端，以作為第一信號FS，并傳送至晶體管M2及M3。
接著在時間t2時，正相時序信號CK由低電平狀態(tài)切換成高電平狀態(tài)，并傳送至晶體管M2及M3的第一源漏極端。因晶體管M2及M3的柵極端均接收第一信號FS，致使晶體管M2及M3被開啟，而由晶體管M2輸出正相時序信號CK，作為本級，即第N級的驅動信號SDN，以驅動液晶顯示器中的掃瞄線，且晶體管M3亦輸出正相時序信號CK，作為本級，即第N級的進位信號STN，以傳送至下一級，即第(N+1)級驅動電路單元作為驅動信號。
接著在時間t3時，其中，第(N+1)級驅動電路單元因接收本級，即第N級驅動電路單元所輸出的進位信號STN而產(chǎn)生的進位信號STN+1，會被反饋至第N級驅動電路單元中的主要下拉電路216，使得主要下拉電路216動作，以釋放電路中Q節(jié)點的累積電荷，并且穩(wěn)定驅動信號SDN，解決驅動信號SDN因過多負載而造成的信號延遲，以避免電路的誤動作。
此外，由于控制單元220中的晶體管M4與正相下拉電路212耦接，所以當正相時序信號CK對正相下拉電路212作觸發(fā)時，正相下拉電路212會因此動作，且晶體管M4也會因此被開啟，藉以穩(wěn)定晶體管M3所輸出的本級進位信號STN，解決進位信號STN因信號耦合效應而遭致信號干擾的問題。如此一來，即可避免因遭受信號耦合效應影響而造成電路的誤動作。
請參照圖3，示出了依照本發(fā)明一第二實施例的一種驅動電路單元結構的示意圖。其中，第二實施例與第一實施例最大的不同處在于反相下拉電路214亦耦接另一控制單元222，且此控制單元222也耦接輸出單元204以及電壓源VSS，并用于控制輸出單元204?？刂茊卧?22包含一晶體管M5，其中晶體管M5的柵極端耦接反相下拉電路214，其第一源漏極端與晶體管M3的第二源漏極端耦接，其第二源漏極端則耦接電壓源VSS。
另外，本實施例的動作情形與第一實施例的動作情形大致相同。其中，最大的不同處在于由于控制單元222中的晶體管M5與反相下拉電路214耦接，所以當反相時序信號XCK對反相下拉電路214作觸發(fā)時，反相下拉電路214會因此動作，且晶體管M5也會因此被開啟，藉以穩(wěn)定晶體管M3所輸出的本級進位信號STN，解決進位信號STN因信號耦合效應而遭致信號干擾的問題。如此一來，亦可避免因遭受信號耦合效應影響而造成電路的誤動作。
請參照圖4，示出了依照本發(fā)明一第三實施例的一種驅動電路單元結構的示意圖。其中，第三實施例與第二實施例最大的不同處在于主要下拉電路216亦耦接另一控制單元224，且此控制單元224也耦接輸出單元204以及電壓源VSS，并用于控制輸出單元204。控制單元224包含一晶體管M6，其中，晶體管M6的柵極端耦接主要下拉電路216，其第一源漏極端與晶體管M3的第二源漏極端耦接，其第二源漏極端則耦接電壓源VSS。
另外，本實施例的動作情形與第二實施例的動作情形大致相同。其中，最大的不同處在于由于控制單元224中的晶體管M6與主要下拉電路216耦接，所以當主要下拉電路216接收下一級驅動電路單元所輸出的進位信號STN+1而被觸發(fā)時，主要下拉電路216會因此動作，且晶體管M6也會因此被開啟，藉以穩(wěn)定晶體管M3所輸出的本級進位信號STN，解決進位信號STN因信號耦合效應而遭致信號干擾的問題。如此一來，亦可避免因遭受信號耦合效應影響而造成電路的誤動作。
除了上述所有實施例之外，驅動電路單元亦可僅包含耦接反相下拉電路114的晶體管M5或耦接主要下拉電路116的晶體管M6，或是包含任兩晶體管，例如僅包含晶體管M4及M6，或晶體管M5及M6。上述揭露的實施例并非用于限定本發(fā)明，任何所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾。
因此，由上述本發(fā)明的實施例可知，應用本發(fā)明可穩(wěn)定輸出的進位信號，減少信號耦合效應對電路的影響，以避免電路的誤動作。
雖然本發(fā)明已以實施例揭露如上，然其并非用于限定本發(fā)明，任何所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當視申請的專利范圍所界定者為準。
權利要求
1.一種驅動電路，由一時序信號控制以驅動一液晶顯示器的多條掃瞄線，且該驅動電路包含多個循序連接的驅動電路單元，其中，每一該些驅動電路單元包括一輸入單元，接收一啟始信號以產(chǎn)生一第一信號；一輸出單元，接收該時序信號以及該第一信號以輸出一驅動信號以及一進位信號，其中，該時序信號更包括彼此相位相反的一正相時序信號以及一反相時序信號；一下拉電路，耦接該輸出單元、該輸入單元以及一電壓源，其中，該下拉電路更包括一正相下拉電路，接收該正相時序信號以控制該輸出單元；一反相下拉電路，接收該反相時序信號以控制該輸出單元；以及一主要下拉電路，接收下一級驅動電路單元輸出的進位信號以控制該輸出單元；以及一控制單元，耦接該下拉電路、該輸出單元以及該電壓源以控制該輸出單元。
2.如權利要求1所述的驅動電路，其中，該輸出單元更包括一第一晶體管，其中，該第一晶體管的柵極端耦接該輸入單元以接收該第一信號，該第一晶體管的第一源漏極端接收該時序信號，該第一晶體管的第二源漏極端輸出該驅動信號；以及一第二晶體管，其中，該第二晶體管的柵極端耦接該輸入單元以接收該第一信號，該第二晶體管的第一源漏極端接收該時序信號，該第二晶體管的第二源漏極端輸出該進位信號以作為下一級驅動電路單元的啟始信號。
3.如權利要求2所述的驅動電路，其中，該控制單元更包括一第三晶體管，其中，該第三晶體管的柵極端耦接該正相下拉電路，該第三晶體管的第一源漏極端耦接該第二晶體管的第二源漏極端，該第三晶體管的第二源漏極端耦接該電壓源。
4.如權利要求2所述的驅動電路，其中，該控制單元更包括一第四晶體管，其中，該第四晶體管的柵極端耦接該反相下拉電路，該第四晶體管的第一源漏極端耦接該第二晶體管的第二源漏極端，該第四晶體管的第二源漏極端耦接該電壓源。
5.如權利要求2所述的驅動電路，其中，該控制單元更包括一第五晶體管，其中，該第五晶體管的柵極端耦接該主要下拉電路，該第五晶體管的第一源漏極端耦接該第二晶體管的第二源漏極端，該第五晶體管的第二源漏極端耦接該電壓源。
6.如權利要求2所述的驅動電路，其中，該正相下拉電路耦接該第一及第二晶體管的柵極端、該第一晶體管的第二源漏極端、該輸入單元以及該電壓源。
7.如權利要求2所述的驅動電路，其中，該反相下拉電路耦接該第一及第二晶體管的柵極端、該第一晶體管的第二源漏極端、該輸入單元以及該電壓源。
8.如權利要求2所述的驅動電路，其中，該主要下拉電路耦接該第一及第二晶體管的柵極端、該第一晶體管的第二源漏極端、該輸入單元以及該電壓源。
9.如權利要求1所述的驅動電路，其中，該輸入單元更包括一晶體管，其中該晶體管的柵極端與第一源漏極端接收上一級驅動電路單元輸出的進位信號以作為該啟始信號，該晶體管的第二源漏極端輸出該第一信號并耦接該輸出單元。
10.一種驅動電路，由一時序信號控制以驅動一液晶顯示器的多條掃瞄線，且該驅動電路包含多個循序連接的驅動電路單元，其中，每一該些驅動電路單元包括一輸入單元，接收一啟始信號以產(chǎn)生一第一信號；一輸出單元，接收該時序信號以及該第一信號以輸出一驅動信號以及一進位信號，其中該時序信號更包括彼此相位相反的一正相時序信號以及一反相時序信號；一第一控制單元，耦接該輸出單元、該輸入單元以及一電壓源，且根據(jù)該正相時序信號以控制該輸出單元；一第二控制單元，耦接該輸出單元、該輸入單元以及該電壓源，且根據(jù)該反相時序信號以控制該輸出單元；以及一第三控制單元，耦接該輸出單元、該輸入單元以及該電壓源，且根據(jù)下一級驅動電路單元輸出的進位信號以控制該輸出單元。
11.如權利要求10所述的驅動電路，其中，該輸出單元更包括一第一晶體管，其中，該第一晶體管的柵極端耦接該輸入單元以接收該第一信號，該第一晶體管的第一源漏極端接收該時序信號，該第一晶體管的第二源漏極端輸出該驅動信號；以及一第二晶體管，其中，該第二晶體管的柵極端耦接該輸入單元以接收該第一信號，該第二晶體管的第一源漏極端接收該時序信號，該第二晶體管的第二源漏極端輸出該進位信號以作為下一級驅動電路單元的啟始信號。
12.如權利要求11所述的驅動電路，其中，該第一控制單元更包括一正相下拉電路，接收該正相時序信號并耦接該第一及第二晶體管的柵極端、該第一晶體管的第二源漏極端、該輸入單元以及該電壓源；以及一第三晶體管，其中，該第三晶體管的柵極端耦接該正相下拉電路，該第三晶體管的第一源漏極端耦接該第二晶體管的第二源漏極端，該第三晶體管的第二源漏極端耦接該電壓源。
13.如權利要求11所述的驅動電路，其中，該第二控制單元更包括一反相下拉電路，接收該反相時序信號并耦接該第一及第二晶體管的柵極端、該第一晶體管的第二源漏極端、該輸入單元以及該電壓源；以及一第四晶體管，其中，該第四晶體管的柵極端耦接該反相下拉電路，該第四晶體管的第一源漏極端耦接該第二晶體管的第二源漏極端，該第四晶體管的第二源漏極端耦接該電壓源。
14.如權利要求11所述的驅動電路，其中，該第三控制單元更包括一主要下拉電路，接收該驅動信號并耦接該第一及第二晶體管的柵極端、該第一晶體管的第二源漏極端、該輸入單元以及該電壓源；以及一第五晶體管，其中該第五晶體管的柵極端耦接該主要下拉電路，該第五晶體管的第一源漏極端耦接該第二晶體管的第二源漏極端，該第五晶體管的第二源漏極端耦接該電壓源。
15.如權利要求10所述的驅動電路，其中，該輸入單元更包括一晶體管，其中，該晶體管的柵極端與第一源漏極端接收上一級驅動電路單元輸出的進位信號以作為該啟始信號，該晶體管的第二源漏極端輸出該第一信號并耦接該輸出單元。
全文摘要
一種驅動電路，由一時序信號控制以驅動一液晶顯示器的掃瞄線，且包含循序連接的驅動電路單元，其中每一個驅動電路單元均包括一輸入單元、一輸出單元、一下拉電路以及一控制單元。由輸入單元接收一啟始信號，并由輸出單元輸出一驅動信號及一進位信號，且由下拉電路及控制單元穩(wěn)定輸出的驅動信號及進位信號，避免電路的誤動作。
文檔編號G09G3/36GK1967326SQ20061014354
公開日2007年5月23日 申請日期2006年11月10日 優(yōu)先權日2006年11月10日
發(fā)明者張立勛, 陳靜茹, 林毓文, 鄭詠澤 申請人:友達光電股份有限公司