專(zhuān)利名稱(chēng)：一種降低配線(xiàn)信號(hào)延遲的液晶顯示裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種液晶顯示裝置及其制造方法，特別是涉及一種降低配線(xiàn)信號(hào)延遲的液晶顯示裝置及其制造方法。
背景技術(shù)：
液晶顯示器(LCD)是目前被廣泛使用的一種平面顯示器，跟其他顯示方式相比，具有低功耗、外型薄、重量輕、無(wú)輻射等優(yōu)點(diǎn)。一般而言，LCD包括有陣列下基板、彩膜(CF)上基板及填充在上下基板之間的液晶層；陣列下基板上的顯示區(qū)域包含多個(gè)子像素區(qū)域，每個(gè)子像素區(qū)域一般為兩條柵極線(xiàn)(gate line，又稱(chēng)掃描線(xiàn))與兩條數(shù)據(jù)線(xiàn)(data line)交叉所形成的矩形或者其他形狀區(qū)域，其內(nèi)設(shè)置有薄膜晶體管(TFT)以及像素電極，薄膜晶體管充當(dāng)開(kāi)關(guān)元件；CF上基板上的共通電極與陣列下基板上的像素電極之間的電場(chǎng)強(qiáng)度調(diào)制著液晶分子的偏轉(zhuǎn)方向。
隨著液晶顯示面板尺寸的增加及分辨率的提高，LCD的配線(xiàn)，包括數(shù)據(jù)線(xiàn)、柵極線(xiàn)、修復(fù)線(xiàn)等的RC Delay也會(huì)隨之增大。RC Delay中的R指配線(xiàn)上電阻、C指該層配線(xiàn)和陣列下基板其它導(dǎo)電層間的電容以及該層配線(xiàn)與彩膜上基板上的共通電極之間形成的電容。而過(guò)大的RC Delay會(huì)影響液晶顯示器的亮度、對(duì)比度等，從而降低顯示品質(zhì)。如在柵極線(xiàn)打開(kāi)TFT開(kāi)關(guān)以及數(shù)據(jù)線(xiàn)對(duì)像素充電的過(guò)程中，柵極線(xiàn)上的RC delay會(huì)影響TFT的開(kāi)關(guān)特性，數(shù)據(jù)線(xiàn)上的RC Delay則會(huì)影響加在液晶層上的信號(hào)電壓，從而影響顯示特性。
目前通常采用如下幾種方法來(lái)降低配線(xiàn)RC Delay第一種方法是采用低電阻率的配線(xiàn)材料。如用低電阻率的鋁或者鋁合金代替鉻。日本專(zhuān)利JP2000275679公開(kāi)了一種雙層膜的配線(xiàn)結(jié)構(gòu)，這種雙層膜由下層的鋁-釹合金和上層的高熔點(diǎn)金屬組成，該專(zhuān)利還公開(kāi)了一種用濕法蝕刻雙層膜以形成陣列下基板的數(shù)據(jù)線(xiàn)的方法。在中國(guó)申請(qǐng)專(zhuān)利CN200380103627.X中，公開(kāi)了一種使用更低電阻率的銅合金作為配線(xiàn)材料的方法。雖然采用銅或者銅合金作為配線(xiàn)材料能夠降低配線(xiàn)電阻R，從而降低配線(xiàn)上的信號(hào)延遲，但是目前還不能進(jìn)行量產(chǎn)，實(shí)用性較差。
第二種方法是增加配線(xiàn)的寬度及厚度以降低配線(xiàn)的電阻，從而降低配線(xiàn)的信號(hào)延遲，但是增加配線(xiàn)寬度會(huì)使陣列下基板的開(kāi)口率降低，同時(shí)和其它層之間的電容也會(huì)增大，對(duì)降低RC Delay的效果有限；另外，增加配線(xiàn)厚度還會(huì)增加靶材的使用量，影響產(chǎn)率(throughput)，還會(huì)增加產(chǎn)品點(diǎn)缺陷、線(xiàn)缺陷的發(fā)生率。
第三種方法是減少配線(xiàn)層和陣列下基板其它導(dǎo)電層之間的交疊面積。采用自對(duì)準(zhǔn)工藝(Self-Alignment Process)能夠降低陣列下基板上各層配線(xiàn)之間的電容，從而減小配線(xiàn)的RC delay。但是考慮到目前的工藝能力，這種方法降低配線(xiàn)RC Delay的能力也有限。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問(wèn)題是要提供一種減少配線(xiàn)和彩膜基板共通電極之間的電容、從而降低配線(xiàn)信號(hào)延遲的液晶顯示裝置及其制造方法。
本發(fā)明提供一種降低配線(xiàn)信號(hào)延遲的液晶顯示裝置，包括一陣列下基板，根據(jù)需要設(shè)置有配線(xiàn)；一彩膜上基板，表面形成有共通電極層；其中與所述配線(xiàn)正對(duì)的共通電極層部分或全部被移除，形成狹縫。
上述配線(xiàn)可以為數(shù)據(jù)線(xiàn)、柵極線(xiàn)或修復(fù)線(xiàn)；所述柵極線(xiàn)和數(shù)據(jù)線(xiàn)交叉形成像素顯示區(qū)域，顯示區(qū)域內(nèi)設(shè)置有像素電極。
本發(fā)明還提供一種降低配線(xiàn)信號(hào)延遲的液晶顯示裝置的制造方法，包括如下步驟提供一陣列下基板，根據(jù)需要設(shè)置配線(xiàn)；提供一彩膜上基板，表面上形成共通電極，去除部分或全部與配線(xiàn)交叉相對(duì)的共通電極層，形成狹縫；將上述陣列下基板和彩膜上基板貼合在一起。
基于上述構(gòu)思，本發(fā)明的降低配線(xiàn)信號(hào)延遲的液晶顯示裝置，通過(guò)去除彩膜基板上部分或全部和配線(xiàn)相對(duì)的共通電極來(lái)減小配線(xiàn)和CF基板上共通電極之間的電容，從而減小配線(xiàn)上的RC Delay。配線(xiàn)和CF基板上共通電極之間的電容值近似等于兩個(gè)平行電極之間的電容值C＝εS/d其中C是兩個(gè)平行電極之間的電容值，ε是平行電極之間電介質(zhì)的介電常數(shù)，S是兩個(gè)平行電極的正對(duì)面積，d是兩個(gè)平行電極之間的距離。從上面的公式可以看出，去除CF基板上部分或全部和配線(xiàn)相對(duì)的共通電極時(shí)S減小，ε、d保持不變，因此C減小，同時(shí)配線(xiàn)上的電阻保持不變，所以配線(xiàn)上的RC Delay減少。
為了更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說(shuō)明與附圖。然而附圖僅供參考與輔助說(shuō)明用，不構(gòu)成對(duì)本發(fā)明的限制。


圖1是本發(fā)明的液晶顯示裝置的上視圖；
圖2是本發(fā)明的像素結(jié)構(gòu)的平面示意圖；圖3是圖2中沿A-A’的剖面示意圖；圖4是圖2中沿B-B’的剖面示意圖。
圖中標(biāo)記說(shuō)明1.陣列下基板10.顯示區(qū)域(AA區(qū)域)11.柵極線(xiàn) 12.數(shù)據(jù)線(xiàn)13.像素電極14.修復(fù)線(xiàn) 15.IC壓接端子16.IC壓接端子 17.Gate Fanout 18.Date Fanout2.彩膜上基板 20.共通電極21.狹縫具體實(shí)施方式
下面結(jié)合附圖及典型實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。
圖1是本發(fā)明的液晶顯示裝置的上視圖；圖2是本發(fā)明的像素結(jié)構(gòu)的平面示意圖；圖3是圖2中沿A-A’的剖面示意圖；圖4是圖2中沿B-B’的剖面示意圖。
參照?qǐng)D1、圖2、圖3和圖4，一種降低配線(xiàn)信號(hào)延遲的液晶顯示裝置，包括一陣列下基板1，根據(jù)需要設(shè)置有配線(xiàn)，如柵極線(xiàn)11、數(shù)據(jù)線(xiàn)12、修復(fù)線(xiàn)14等輔助線(xiàn)；一彩膜上基板2，表面形成有共通電極層20；上下基板1和2之間填充有液晶層(圖中未繪示)；其中與上述配線(xiàn)正對(duì)的共通電極層20部分或全部被移除，形成狹縫21。
所述的柵極線(xiàn)11和數(shù)據(jù)線(xiàn)12交叉形成像素顯示區(qū)域10，顯示區(qū)域10內(nèi)設(shè)置有像素電極13。修復(fù)線(xiàn)14環(huán)繞設(shè)置在顯示區(qū)域10周邊。顯示區(qū)域外柵極線(xiàn)11、數(shù)據(jù)線(xiàn)12分別與IC壓接端子15、16相連接，與連接的配線(xiàn)區(qū)域Gate Fanout17和Date Fanout18相對(duì)的共通電極20部分或是全部被移除，形成狹縫21。上述像素電極13或者共通電極20由ITO(銦錫氧化物)或IZO(銦鋅氧化物)構(gòu)成。
一種降低配線(xiàn)信號(hào)延遲的液晶顯示裝置的制造方法，包括如下步驟提供一陣列下基板1，根據(jù)需要設(shè)置配線(xiàn)，如柵極線(xiàn)11、數(shù)據(jù)線(xiàn)12、修復(fù)線(xiàn)14等；提供一彩膜上基板2，表面上形成共通電極20；去除部分或全部與配線(xiàn)交叉相對(duì)的共通電極層20，如通過(guò)光刻法去除共通電極層20，形成狹縫21；在上下基板1和2之間填充液晶層(圖中未繪示)，然后將陣列下基板1和彩膜上基板2貼合在一起，形成配線(xiàn)信號(hào)延遲較低的液晶顯示裝置。
本發(fā)明實(shí)施例通過(guò)去除彩膜上基板2上部分或全部和柵極線(xiàn)11或數(shù)據(jù)線(xiàn)12相對(duì)的共通電極20來(lái)減小柵極線(xiàn)11或數(shù)據(jù)線(xiàn)12和彩膜上基板2上共通電極之間的電容，從而減小柵極線(xiàn)11或數(shù)據(jù)線(xiàn)12上的RC Delay。去除彩膜上基板上部分或全部和柵極線(xiàn)11或數(shù)據(jù)線(xiàn)12相對(duì)的共通電極20時(shí)，柵極線(xiàn)11或數(shù)據(jù)線(xiàn)12和共通電極20之間的相對(duì)面積S減小，介電常數(shù)ε、柵極線(xiàn)11或數(shù)據(jù)線(xiàn)12和共通電極20之間的距離d保持不變，因此C減小，同時(shí)柵極線(xiàn)11或數(shù)據(jù)線(xiàn)12上的電阻保持不變，因而柵極線(xiàn)11或數(shù)據(jù)線(xiàn)12的RC Delay減小。
對(duì)于有修復(fù)線(xiàn)14設(shè)計(jì)的液晶顯示裝置，如果修復(fù)線(xiàn)13從顯示區(qū)域10周邊走線(xiàn)，通常會(huì)存在修復(fù)線(xiàn)14信號(hào)延遲過(guò)大的問(wèn)題，影響修復(fù)效果。修復(fù)線(xiàn)14的電容主要是修復(fù)線(xiàn)14和彩膜上基板2上的透明共通電極20之間的電容，通過(guò)在彩膜上基板2上形成透明共通電極20后，將部分或者全部對(duì)應(yīng)于修復(fù)線(xiàn)14的透明共通電極20去除，可以降低修復(fù)線(xiàn)14與彩膜上基板2之間的電容。從而降低修復(fù)線(xiàn)14的RC Delay。
同理，去除與Fanout區(qū)17和18相對(duì)的透明共通電極14可以降低配線(xiàn)上的RC Delay。
為了更好的說(shuō)明本發(fā)明效果，下面以Cs On Com型1440×900分辨率的19英寸寬屏AA區(qū)單根柵極線(xiàn)的RC Delay為例進(jìn)行計(jì)算。
現(xiàn)有結(jié)構(gòu)的液晶顯示裝置中，一個(gè)子像素上柵極線(xiàn)的電阻為1Ω作用，一個(gè)子像素柵極線(xiàn)和數(shù)據(jù)線(xiàn)之間的電容值為0.05pF左右，一個(gè)子像素柵極線(xiàn)和像素電極之間的電容值為0，一個(gè)子像素柵極線(xiàn)和彩膜基板上透明共通電極之間的電容值為0.02pF左右。采用本發(fā)明結(jié)構(gòu)的液晶顯示裝置，即去除彩膜上基板上全部和柵極線(xiàn)相對(duì)的透明共通電極，一個(gè)子像素上柵極線(xiàn)的電阻為1Ω作用，一個(gè)子像素柵極線(xiàn)和數(shù)據(jù)線(xiàn)之間的電容值為0.05pF左右，一個(gè)子像素柵極線(xiàn)和像素電極之間的電容值為0，一個(gè)子像素柵極線(xiàn)和彩膜上基板上透明共通電極之間的電容值為0。
下表給出單根柵極線(xiàn)的RC Delay。
計(jì)算依據(jù)

計(jì)算結(jié)果

從上表可以看出，去除彩膜上基板上和柵極線(xiàn)相對(duì)應(yīng)位置的共通電極時(shí)，可以減少約30％的延遲時(shí)間，明顯降低了柵極線(xiàn)上的RC delay，隨著液晶顯示面板尺寸的增大，降低RC Delay的效果會(huì)更加明顯。
權(quán)利要求
1.一種降低配線(xiàn)信號(hào)延遲的液晶顯示裝置，包括一陣列下基板，根據(jù)需要設(shè)置有配線(xiàn)；一彩膜上基板，表面形成有共通電極層；其特征在于與所述配線(xiàn)正對(duì)的共通電極層部分或全部被移除，形成狹縫。
2.根據(jù)權(quán)利要求1所述的液晶顯示裝置，其特征在于所述的配線(xiàn)為數(shù)據(jù)線(xiàn)、柵極線(xiàn)或修復(fù)線(xiàn)；所述的柵極線(xiàn)和數(shù)據(jù)線(xiàn)交叉形成像素顯示區(qū)域，顯示區(qū)域內(nèi)設(shè)置有像素電極。
3.根據(jù)權(quán)利要求2所述的液晶顯示裝置，其特征在于所述的修復(fù)線(xiàn)環(huán)繞設(shè)置在顯示區(qū)域周邊。
4.根據(jù)權(quán)利要求2所述的液晶顯示裝置，其特征在于所述的柵極線(xiàn)或數(shù)據(jù)線(xiàn)在顯示區(qū)域外與IC壓接端子相連接，與上述連接的配線(xiàn)區(qū)域相對(duì)的共通電極層部分或全部被移除，形成狹縫。
5.根據(jù)權(quán)利要求1或2所述的液晶顯示裝置，其特征在于所述的共通電極、像素電極由ITO或IZO構(gòu)成。
6.一種降低配線(xiàn)信號(hào)延遲的液晶顯示裝置的制造方法，包括如下步驟提供一陣列下基板，根據(jù)需要設(shè)置配線(xiàn)；提供一彩膜上基板，表面上形成共通電極，去除部分或全部與配線(xiàn)正對(duì)的共通電極層，形成狹縫；將上述陣列下基板和彩膜上基板貼合在一起。
7.根據(jù)權(quán)利要求6所述的制造方法，其特征在于所述的配線(xiàn)為數(shù)據(jù)線(xiàn)、柵極線(xiàn)或修復(fù)線(xiàn)；所述的柵極線(xiàn)和數(shù)據(jù)線(xiàn)交叉形成像素顯示區(qū)域，顯示區(qū)域內(nèi)設(shè)置有像素電極。
8.根據(jù)權(quán)利要求7所述的制造方法，其特征在于所述的修復(fù)線(xiàn)環(huán)繞設(shè)置在顯示區(qū)域周邊。
9.根據(jù)權(quán)利要求7所述的制造方法，其特征在于所述的柵極線(xiàn)或數(shù)據(jù)線(xiàn)在顯示區(qū)域外與IC壓接端子相連接，與上述連接的配線(xiàn)區(qū)域相對(duì)的共通電極層部分或全部被移除，形成狹縫。
10.根據(jù)權(quán)利要求6所述的液晶顯示裝置，其特征在于通過(guò)光刻法去除部分或全部與配線(xiàn)正對(duì)的共通電極層。
全文摘要
本發(fā)明公開(kāi)了一種降低配線(xiàn)信號(hào)延遲的液晶顯示裝置及其制造方法，液晶顯示裝置包括一陣列下基板，根據(jù)需要設(shè)置有配線(xiàn)，一彩膜上基板，表面形成有共通電極層，其中與所述配線(xiàn)正對(duì)的共通電極層部分或全部被移除，形成狹縫。通過(guò)去除彩膜上基板上部分或全部和配線(xiàn)相對(duì)的共通電極來(lái)減小配線(xiàn)和彩膜上基板上共通電極之間的電容，從而減小配線(xiàn)上的RC Delay。
文檔編號(hào)G09G3/36GK101038383SQ20061011831
公開(kāi)日2007年9月19日 申請(qǐng)日期2006年11月13日 優(yōu)先權(quán)日2006年11月13日
發(fā)明者田廣彥 申請(qǐng)人:上海廣電光電子有限公司