4的另一端與模擬地相連。R26—端與HVSS和C22的一端相連，R26另一端與U5的模擬負(fù)電源I端和C25的一端相連，C22的另一端與模擬地相連，C25的另一端與模擬地相連。C26的一端與U5的輸出端56端相連，C26的另一端與U5的輸入端55端和模擬地相連。U5的模擬地5端、15端、44端、51端、58端、62端與模擬地相連，U5的數(shù)字地24端、輸入端34端、41端、8端與數(shù)字地相連，模擬地與數(shù)字地相連。
[0117]U5的33端與J6的I端相連，U5的32端與J6的2端相連，U5的31端與J6的3端相連，U5的30端與邳的4端相連，U5的29端與J6的5端相連，U5的28端與J6的6端相連，U5的27端與J6的7端相連，U5的26端與J6的8端相連，U5的23端與J6的9端相連，U5的22端與J6的10端相連，U5的21端與J6的11端相連，U5的20端與J6的12端相連，U5的19端與J6的13端相連，U5的18端與J6的14端相連，U5的17端與J6的15端相連，U5的16端與J6的16端相連。
[0118]U5的輸入端10端與R22的一端和J4的一端，R22的另一端與數(shù)字地相連，J4的另一端與1VDD相連。U5的9端與1VDD相連，U5的輸入端37端與J3的I端相連，U5的輸入端38端與J3的2端相連，U5的輸入端39端與J3的3端相連，U5的輸入端40端與J3的4端相連，U5的輸出端35端與J3的6端相連，U5的12端與J3的5端和R21的一端相連，R21的另一端與1VDD相連，U5的接口電源25端與1VDD相連，U5的輸入13端與SWl的I端、2端、3端、4端、5端、6端、7端、8端相連，SWl的16端與U7的15端相連，SWl的15端與U7的14端相連，SWl的14端與U7的13端相連，SWl的13端與U7的12端相連，SWl的12端與U7的11端相連，SWl的11端與U7的10端相連，SWl的10端與U7的9端相連，SWl的9端與U7的7端相連。U5的輸入端2、7、42、47、49、54、59、64與八路加法器的輸出端相連。
[0119]其中8路并行輸入16位模數(shù)轉(zhuǎn)換包括多通道正負(fù)輸入模數(shù)轉(zhuǎn)換器U5，譯碼器U7，濾波電容(:13、(:14、(:15、(:16、(:17，去耦電容(:18、(:19、020、021，濾波電容022、023、024、025、〇26，電阻1?20、1?21、1?22、1?24、1?25、1?26，接線端了4、了3、了6、了8、5￥1。電阻1?20、1?21、1?22、1?24與1]5的8、9、34、41端設(shè)置ADC U5芯片工作在并行輸出傳輸?shù)挠布Ｊ?。J3作為8路并行輸入16位模數(shù)轉(zhuǎn)換模塊的狀態(tài)控制總線端口，可以進(jìn)行同種模塊擴(kuò)展。J3的1-6端為ADC的輸入通道及讀狀態(tài)控制端，J3的7-10端，為該組ADC芯片選通端口。J3的7-10端通過3-8線譯碼器U7分配出8個選通地址，跳線排SWl可任選一路連通作為本模塊ADC的選通支路。因此J3可支持八個同種模塊并行連接。J6的1-16端為該模塊的數(shù)據(jù)輸入總線端口，可支持八個同種模塊并行連接。C22、R26、C25 和 C23、R25、C24 組成 Ji 型濾波，用于為 HVSS 和 HVDD 濾波，C18、C19、C20、C21為去耦電容，C13、C14、C15、C16、C17為電源濾波電容。U5的輸入端2、7、42、47、49、54、59、64與八路加法器的輸出端相連用于接收模擬電路處理過的模擬信號。
[0120]如圖13所示，8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路包括多通道正負(fù)輸出數(shù)模轉(zhuǎn)換芯片1]8，測試點(diǎn)了？1、了？2、了？3、了?4，電阻1?28、1?29、1?0、1?1、1?2、1?3、1?4，四-二輸入同向或門U9，2-4線譯碼器UlO，D觸發(fā)器Ul I，總線收發(fā)器U12，二輸入與門Ul3，接線端J8、J9、SW20
[0121]U8的數(shù)字地22、26、46端與數(shù)字地相連，U8的接口電源47端與1VDD相連，U8的數(shù)字電源21、48端與0￥00相連，1]8的模擬地9、33端與模擬地相連，1]8的參考電源6、36端與1^卩相連，U8的模擬負(fù)電源11、31端與AVSS2相連，U8的模擬正電源8、34端與AVDD2相連。
[0122]U8的輸出端15端與R28—端、接線端J8的9端的相連，R28的另一端接1VDD，U8的雙向數(shù)據(jù)端27與R29—端、測試端口 TP3的I相連，R29的另一端與1VDD相連，U8的輸入端14端與模擬地相連，U8的輸入端28端與R30的一端相連，R30的另一端與1VDD相連，U8的輸入端16端與UlOA輸出端6端，R32的一端相連，R32的另一端與1VDD相連，U8的輸入端18端與UlOA的輸出端7端，R33的一端相連，R33的另一端與1VDD相連，U8的輸入端50端與U9的輸出端3Y相連，U8的輸入端17端與U13的輸出端4，R31的一端相連，R31的另一端與數(shù)字地相連，U8的49端與UlOA的輸出端5相連。
[0123]U8的雙向數(shù)據(jù)端20、19、25、24、23端分別與Ul I的輸出端2、5、6、9、12相連，Ul I的輸入端3、4、7、8、13端與接線端幾的1、2、3、4、5端，1]12的雙向數(shù)據(jù)端2、3、5、6、8端相連，1]12的雙向數(shù)據(jù)端9、11、12、13、14、16、17、19、20、22、23端與接線端了9的6、7、8、9、10、11、12、13、14、15、16 端。
[0124]1]12的雙向數(shù)據(jù)端的2、3、5、6、9、11、12、13、14、16、17、19、20、22、23端，1]5的雙向數(shù)據(jù)端33、32、31、30、29、28、27、26、23、22、21、20、19、18、17、16端，了6的1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16端，1]6的雙向數(shù)據(jù)端81、82、83、84、85、86、87、88、55、56、57、58、59、60、61、62端相連。1]12數(shù)字地的4、10、15、21、28、34、39、45與數(shù)字地連接，1]12的雙向數(shù)據(jù)端26、27、29、30、32、33、35、36、37、38、40、41、43、44、46、47端與1]8的雙向數(shù)據(jù)端39、40、41、42、43、44、45、51、52、53、54、55、56、1、2、3端相連。
[0125]U12輸入端的25、48端與SW2的1、3、5、7端和U9C的輸入端3A相連，UlOB的輸出端9、
10、11、12端與SW2的2、4、6、8端相連，U9C的3B輸入端與U9B的輸出端2Y相連，Ul 2的輸入端1、24與UlOA的輸出端5端相連。U9B的輸入端2A與接線端J8的3相連，U9B的輸入端2B與U9A的輸入端1B，接線端J8的2相連，U9A的輸入端IA與UlOA的輸出端4相連，U9A的輸出端IY與Ull的輸入端11相連，Ull的輸入端I與UlOA的輸入端I，U10B的輸入端15，接線端J8的I端相連。J8的4與UlOA的輸入端2相連，J8的5與UlOA的輸入端3相連，J8的6與UlOB的輸入端14相連，J8的7與UlOB的輸入端13相連，J8的8與U13的輸入端2相連。
[0126]其中，J8作為8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路的狀態(tài)控制總線端口與1]9、1]1(^、1]13組合控制1]8的工作在并行傳輸工作模式。其中，電阻1?28、1?29、1?0、1?31、1?32、1?33、1?4，分別與1]8的15、27、28，17、16、18相連用于配置1]804(:的工作狀態(tài)。18的1、2端、1]98、U9C、U10B的I端控制U8的選通輸入端50<J8的1、4、5端與UlOA分別控制U8的清零、復(fù)位、讀寫控制端。J8的6、7端通過2-4線譯碼器UlOB分配出4個選通地址，跳線排SW2可任選一路連通配合U9C的10端作為本模塊DAC的選通支路。因此J8可支持四個同種模塊并行連接。於的8端和U13控制DAC的鎖存控制端17端。J8的2端、2-4線譯碼器UlOA的輸出端4端與U9A控制Ull的鎖存輸入端11端。Ul I的鎖存輸入端11端與J8的I端控制Ul I的工作狀態(tài)。D觸發(fā)器Ul I用于鎖存控制U8地址數(shù)據(jù)的信號，該信號來自J5 WlOB和UlOA的5端控制U12的工作狀態(tài)，U12用于雙向傳輸數(shù)據(jù)信號，實(shí)現(xiàn)多路信號的分時傳遞。J5作為8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路的數(shù)據(jù)及地址總線端口，為U8傳送數(shù)據(jù)和地址信號。J5可支持四個同種模塊并行連接。1]8的輸出端5、7、10、13、29、32、33、37分別與8路跟隨器相連，用于將處理過的模擬電壓通過8路跟隨器傳送給8路加法器。
[0127]8路并行輸入16位模數(shù)轉(zhuǎn)換電路和8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路中采用的ADC和DAC的采樣頻率均在幾百K，對脈搏信號實(shí)現(xiàn)過采樣，有效減少量化噪聲功率
L曰O
[0128]微處理控制單元對8路并行輸入16位模數(shù)轉(zhuǎn)換的控制及數(shù)據(jù)信號進(jìn)行處理，一方面微處理控制單元將8路并行輸入16位模數(shù)轉(zhuǎn)換的數(shù)據(jù)信號通過串行通信電路傳送給計(jì)算機(jī)，另一方面，微處理控制單元通過控制模數(shù)轉(zhuǎn)換片選電路對四組并行輸入16位模數(shù)轉(zhuǎn)換電路進(jìn)行選通控制，使需要處理的8路并行輸入16位模數(shù)轉(zhuǎn)換信號能夠根據(jù)需要將數(shù)據(jù)傳送至微處理控制單元。
[0129]微處理控制單元的針對8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路的控制及數(shù)據(jù)信號端與8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路的控制及數(shù)據(jù)的信號端相連，8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路模擬電壓輸出端與8路跟隨器的輸入端相連，8路跟隨器的輸出端與相對應(yīng)的8路加法器的輸入相連，微處理控制單元的部分控制輸出端與數(shù)模轉(zhuǎn)換片選電路的輸入端相連，數(shù)模轉(zhuǎn)換片選電路的控制輸出端分別連接3組8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路的芯片選通輸入端。
[0130]微處理控制單元將算法處理過的數(shù)字信號傳送給8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路，8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路根據(jù)傳送的數(shù)字信號生成模擬電壓信號，并將模擬電壓信號傳送給8路跟隨器。8路跟隨器用于阻抗變換，避免8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路直接與8路加法器相連造成阻抗不匹配。
[0131]微處理控制單元通過控制數(shù)模轉(zhuǎn)換片選電路，對四組并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路進(jìn)行選通控制，使需要傳送的模擬電壓信號能夠根據(jù)需要傳送至相應(yīng)8路加法器。
[0132]本發(fā)明的PVDF壓力傳感器的多點(diǎn)陣列進(jìn)一步包括如下的基值誤差校正流程:
[0133]在某一時間內(nèi)給定陣列傳感器組一個壓力值，壓力值通過前置差分電荷放大電路、4階巴特沃斯低通濾波器進(jìn)入8路并行輸入16位模數(shù)轉(zhuǎn)換電路，該壓力值轉(zhuǎn)化為數(shù)字量進(jìn)入微處理控制單元，微處理控制單元將處理過的信息送入8路并行輸入16位數(shù)模轉(zhuǎn)換電位基準(zhǔn)調(diào)整電路，處理過的數(shù)字信號轉(zhuǎn)化為模擬信號通過8路跟隨器與原始信號在8路加法器中相加修正，8路加法器將修正值進(jìn)一步送入8路并行輸入16位模數(shù)轉(zhuǎn)換電路。該循環(huán)流程使陣列中各傳感器的電壓值趨于一致。
[0134]在一個優(yōu)選實(shí)施例中，如圖14所示，微處理控制單元電路包括微控制器U6、接線端J5、J7，電阻 R23、R27、電容 C27、C28、C29、C30，晶振 Yl、Y2。